Dostarczone szablony zawierają moduły Verilog Avalon Memory-Mapped (MM) w pakiecie jako komponent gotowy do tworzenia SOPC. Komponent ten jest w stanie uzyskać dostęp do pamięci i udostępnia prosty interfejs, do którego można uzyskać dostęp za pomocą własnej niestandardowej logiki. Komponent jest parametryzowalny, co pozwala na kompromis z funkcjonalnością dla obszarów i optymalizacji wydajności. Możesz używać tych komponentów z dowolną rodziną urządzeń Firmy Intel® obsługiwaną przez SOPC Builder. Komponent jest oparty na technologii Verilog, dzięki czemu można dodać własną niestandardową logikę, aby stworzyć samodzielny komponent. Wystarczy użyć edytora komponentów dostępnego w programie SOPC Builder, aby stworzyć nowy komponent oparty na głównym pliku szablonu Verilog i własnym pliku źródłowym. Aby ułatwić użytkowanie, komponent wykorzystuje połączenia zwrotne Tcl, aby umożliwić automatyczne wprowadzanie zmian ustawień w środowisku GUI.
Infrastruktura połączeń systemowych obsługuje transfery seryjne i nieuszechwalne, więc dostępne są różne wyspecjalizowane komponenty. Wybierz ustawienia komponentu, które są najbardziej odpowiednie dla typów pamięci w Twoim systemie, aby uniknąć generowania nadmiernej logiki. W tabeli 1 opisano, który komponent należy użyć w zależności od wymagań systemowych.
Tabela 1. Typy komponentów
| Typ komponentu – typowe użytkowanie | |
|---|---|
| Odczyt serii | Seria SDR/DDR SDRAM, QDR SRAM, RLDRAM, PCIe*, PCI*, SFRAME |
| Odczyt potoku | Pamięć SDR/DDR SDRAM, SSRAM, SRAM, pamięć wbudowana |
| Zapis seryjny | Seria SDR/DDR SDRAM, QDR SRAM, RLDRAM, PCIe, PCI, SFRAME |
| Prosty zapis | Pamięć SDR/DDR SDRAM, SSRAM, SRAM, pamięć wbudowana |
Komponent udostępnia interfejsy sterowania i danych, dzięki którym możesz połączyć się ze swoją niestandardową logiką (zobacz rys. 1). Użyj interfejsu sterowania, aby określić informacje, takie jak adresy pamięci, długości transferu i sygnały handstransferingu. Interfejs danych dostarcza dane do lub z głównego wewnętrznego bufora za pomocą prostego protokołu wysyłania i potwierdzania.
Zarówno elementy odczytu, jak i zapisu mają te same typy interfejsu i sygnały. Jedynym wyjątkiem jest to, że grupy podstawowe serii wymagają dodatkowego sygnału liczby serii. Ten sygnał liczby serii powiadamia strukturę połączeń systemowych i pamięć o liczbie uzyskanych dostępu sekwencyjnego. Firma Intel zaleca skonfigurowanie głównych komponentów serii tak, aby wykorzystywały maksymalną długość serii równa maksymalnej długości serii pamięci w systemie. Więcej informacji na temat zalecanych praktyk projektowych można znaleźć w podręczniku Embedded Design Handbook (PDF).
Korzystanie z tego przykładu projektu
Pobierz szablony podstawowe Avalon-MM (plik.zip).
Pobierz szablony podstawowe Avalon-MM README (plik.txt).
Użytkowanie tego projektu podlega warunkom umowy licencyjnej Intel® Design Example License Agreement i podlega jej postanowień.
Plik .zip zawiera wszystkie pliki sprzętowe niezbędne do odesłania przykładu, a także plik Avalon_MM_Primaries_Readme.pdf. Plik Avalon_MM_Primaries_Readme.pdf zawiera szczegółowe informacje dotyczące korzystania z szablonów we własnym projekcie.