Verilog HDL: licznik parametrów

author-image

Według

W tym przykładzie pokazano, jak skonsumować funkcję LPM w Verilog HDL. W takim przypadku LPM_COUNTER jest wprowadzany na podstawie aclr, zegara i portów q. Wartości parametrów są ustawione przy pomocy słowa kluczowego defparam, jak pokazano w czerwonym tekście. Zarówno mapowanie portu, jak i nazwy parametrów są określane przez operatora kropki (.) po zmiennej nazwie. W tym przypadku zmienna to u1.

Aby uzyskać więcej informacji na temat korzystania z tego przykładu w swoim projekcie, przejdź do:

check_lpm.v

moduł check_lpm ( clk, reset, q);
kl.

wejściowy   deklaracji portowej;   resetowanie wejściowe;
wyjściowe  [7:0] q;

lpm_counter u1 (.aclr(reset), .clock(clk), .q(q));
defparam u1.lpm_width = 8;
defparam u1.lpm_direction = tryb końcowy "UP"

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.