W tym przykładzie opisano 8-bitowy licznik kodu Gray'a w systemie Verilog HDL. Wyjścia kodu Graya różnią się tylko w jednym bitie dla każdej dwóch kolejnych wartości.
| Opis | typu | portu |
|---|---|---|
| Clk | Wejście | Wejście zegara |
| Włączyć | Wejście | Włącz wejście |
| Zresetować | Wejście | Zresetuj wejście |
| gray_count[7:0] | Wyjście | 8-bitowe dane wyjściowe |
Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.