W tym przykładzie opisano projekt mnożnika niepodpisanego 8 bitów w rozwiązaniu Verilog HDL. Narzędzia syntezowe wykrywają mnożniki w kodzie HDL i wywnioskują lpm_mult funkcję.
Pobierz pliki użyte w tym przykładzie:
Nazwa portu |
Typu |
Opis |
|---|---|---|
a[7:0], b[7:0] |
Wejście |
8-bitowe wejścia danych na jednostkę mnożników |
wył.[15:0] |
Wyjście |
16-bitowy mnożnik wyjściowy |
Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.