VHDL: 1x64 Shift Register

author-image

Według

W tym przykładzie opisano 64-bitowy rejestr zmiany szerokości jednego bitu w VHDL. Narzędzia syntezowe są w stanie wykryć grupy rejestrów przesunięć i automatycznie wywnioskować megafunkcję altshift_taps. Implementację można przeprowadzić w zasobach pamięci bloku urządzenia, w zależności od architektury docelowego urządzenia.

Rys. 1. Schemacie najwyższego poziomu rejestru przesuwnego 1x64.

Pobierz pliki użyte w tym przykładzie:

Użytkowanie tego projektu podlega warunkom umowy licencyjnej Intel® Design Example License Agreement i podlega jej postanowień.

W tabeli 1 wymieniono porty w projekcie rejestru przesunięcia 1x64.

Tabela 1. Lista portów rejestru przesuwowego 1 × 64

Opis typu portu
sr_in Wejście Wejście rejestru przesuwowego
Włączyć Wejście Wejście włączenia przesunięcia
Clk Wejście Wejście zegara
sr_out Wyjście Wyjście rejestru przesunięcia
Wyświetl wszystko Pokaż mniej

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.