VHDL: dwuportowa pamięć ROM

author-image

By

W tym przykładzie opisano 256-bitową 8-bitową dwuportową pamięć ROM z dwoma portami adresowymi do operacji odczytu w VHDL. Narzędzia syntezowe są w stanie wykryć projekty romu w kodzie HDL i automatycznie wywnioskować altsyncram lub lpm_rom megafunctluminacje, w zależności od architektury docelowego urządzenia.

Rys. 1. Schemat najwyższego poziomu pamięci ROM z dwoma portami.

Pobierz pliki użyte w tym przykładzie:

Użytkowanie tego projektu podlega warunkom umowy licencyjnej Intel® Design Example License Agreementi podlega jej postanowień.

Tabela 1. Lista portów dwuportowych ROM

Opis typu portu
addr_a[7:0], addr_b[7:0] Wejście 8-bitowe wejścia adresu odczytu dla portu A i portu B
Clk Wejście Wejście zegara
q_a[7:0], q_b[7:0] Wyjście 8-bitowe wyjścia danych dla portu A i portu B

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.