VHDL: mnożnik podpisany

author-image

Według

W tym przykładzie opisano projekt mnożnika podpisanego 8-bitowego w VHDL. Narzędzia syntezowe wykrywają projekty mnożników w kodzie HDL i wyciągają wnioski lpm_mult megafunction.

Rys. 1. Podpisany mnożnik najwyższego poziomu.

Pobierz pliki użyte w tym przykładzie:

Użytkowanie tego projektu podlega warunkom umowy licencyjnej Intel® Design Example License Agreementi podlega jej postanowień.

Tabela 1. Lista portów podpisanych mnożników

Opis typu portu
a[7:0], b[7:0] Wejście 8-bitowe wejścia danych do jednostki mnożnikowej
wynik[15:0] Wyjście 16-bitowa moc wyjściowa mnożnika
Wyświetl wszystko Pokaż mniej

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.