W tym przykładzie opisano 64-bitową, 8-bitową jednoportową pamięć RAM ze zwykłymi adresami odczytu i zapisu w VHDL. Narzędzia syntezowe są w stanie wykryć projekty jednoportowej pamięci RAM w kodzie HDL i automatycznie wywnioskować altsyncram lub megafunctframe altdpram, w zależności od architektury docelowego urządzenia.
Pobierz pliki użyte w tym przykładzie:
Użytkowanie tego projektu podlega warunkom umowy licencyjnej Intel® Design Example License Agreementi podlega jej postanowień.
Tabela 1. Lista portów jednoportowych RAM
Nazwa portu |
Typu |
Opis |
---|---|---|
dane[7:0] |
Wejście |
Wejście danych 8-bitowych |
addr[5:0] |
Wejście |
Wejście adresu 6-bitowego |
my |
Wejście |
Włączanie zapisu |
Clk |
Wejście |
Wejście zegara |
q[7:0] |
Wyjście |
Dane wyjściowe 8-bitowe |