Samouczek dotyczący projektowania systemów Platform Designer (dawniej Qsys) (PDF) prowadzi Cię przez procedurę budowania systemu testera pamięci w odgórnym podejściu. Wprowadza ona nowe koncepcje hierarchicznej izolacji i ogólnych komponentów. Przedstawia on nowe funkcje, takie jak tworzenie insynuacji ogólnego komponentu jako blackboxa, sprawdzanie integralności systemu i wymagań interfejsu, a także synchronizacja ustawień urządzeń i referencji własności intelektualnej (IP) z Intel® Quartus® oprogramowania Prime Pro Edition i Projektanta platform.
Projekt jest skalowalny, aby przetestować dowolny interfejs podrzędny Avalon® Memory Mapped (Avalon®-MM) umożliwiający dostęp do odczytu i zapisu, aby umożliwić wykorzystanie tego przykładu projektu jako punktu wyjścia do testowania wielu innych typów pamięci i interfejsów.
Samouczek dotyczący projektowania systemów Qsys — Standard Edition (PDF) zawiera instrukcje krok po kroku dotyczące tworzenia i weryfikacji projektu za pomocą narzędzia do integracji systemu w oprogramowaniu Intel® Quartus® Prime. Ten przykład projektu zawiera komponenty do projektowania systemu testera pamięci. W samouczku wykonaj następujące czynności:
- Stwórz projekt testera pamięci przy użyciu komponentów w narzędziu do integracji systemu
- Buduj projekt z hierarchicznymi poziomami podsystemów
- Zaprogramuj FPGA i oblicz wydajność pamięci zgłoszoną przez testera.
- Wykorzystaj modele funkcjonalne magistrali (BFM), aby zweryfikować jeden z komponentów projektowych w symulacji
- Użyj konsoli systemowej do sterowania systemem za pomocą JTAG do mostu Avalon®-MM
Wymagania dotyczące oprogramowania
Ten projekt wymaga oprogramowania Intel® Quartus® Prime, które obejmuje:
- Pakiet wbudowanych rozwiązań Nios® II
- Oprogramowanie ModelSim*-Intel® FPGA lub FirmOwe z serii SSD – "ModelSim*-Intel® FPGA" lub "Model Edition"
Pobierz oprogramowanie Intel® Quartus® Prime Standard Edition
Korzystanie z przykładów projektowych
- Przykład projektowania samouczków projektanta platformy dla Intel® Arria® 10 FPGA (.zip)
- Plik ZIP zawiera wszystkie pliki sprzętowe i programowe niezbędne do przestrzegania procedur zawartych w samouczkuprojektowania systemów Platform Designer wraz z ukończonym projektem. Cele projektowe Intel® Arria® zestawu programistycznego do FPGA 10 GXz zainstalowaną kartą daughtercard SDRAM DDR4. Projekt został przetestowany w oprogramowaniu Intel® Quartus® Prime Pro Edition w wersji 17.0.
- Przykład projektu poradnika Qsys dla Intel® Arria® 10 FPGA (.zip)
- Plik ZIP zawiera ukończony projekt ukierunkowany na zestaw programistyczny Intel® Arria® 10 GX FPGAz zainstalowaną kartą daughtercard SDRAM DDR4. Projekt został przetestowany w oprogramowaniu Intel® Quartus® Prime Standard Edition w wersji 16.1.
- Przykład projektowania poradników Qsys (.zip)
- Plik ZIP zawiera wszystkie pliki sprzętowe i programowe niezbędne do przestrzegania procedur w samouczku projektowania systemów Qsys i wykorzystania przykładu projektu. Celem projektu są następujące zestawy programistyczne:
- Plik README zawarty w tym projekcie zawiera instrukcje dotyczące przenoszenia tego projektu do własnej, niestandardowej płyty głównej, która spełnia następujące wymagania:
- FPGA Stratix, Cyclone lub Arria®
- Dostępne elementy logiczne 12K (LE) lub adaptacyjne tabele wyszukiwania (ALUT).
- Dostępne bity pamięci 128K
- Złącze przewodów do programowania JTAG
- Pamięć zewnętrzna do testowania i kontrolera pamięci za pomocą interfejsu podrzędnego Avalon®-MM
- FPGA Stratix, Cyclone lub Arria®
Użytkowanie tego projektu podlega warunkom referencyjnej umowy licencyjnej na projektowanie sprzętu firmy Inteli podlega jej postanowień.
Schemat blokowy
Aby uzyskać przegląd struktury projektowej oraz komponentów lub rdzeni systemu uwzględnionych w przykładzie, zapoznaj się z poniższym schematem blokowym.