Przegląd
Projekt referencyjny kontrolera SDRAM z portem równoległym ADI łączy SDRAM z portem równoległym analogowego procesora sygnałowego ADSP-2126x SHARC® i jest zaimplementowany w układach Intel® FPGA i CPLD. Układ Intel® FPGA dostarcza projekt referencyjny jako kod źródłowy Verilog HDL. Projekt referencyjny zawiera testbench, który umożliwia testowanie kodu źródłowego Verilog HDL. Celem tego projektu referencyjnego jest wykazanie, że urządzenia Intel zapewniają niedrogi interfejs SDRAM dla cyfrowych procesorów sygnałowych ADI SHARC®.
Funkcje
- Działa na zestawie ewaluacyjnym FPGA ADDS-21261 Cyclone®
- Wymaga od 250 do 300 elementów logicznych, bez pamięci RAM i 49 pinów
- Kontroler SDRAM obsługuje tryb 8-bitowy portu równoległego ADSP-2126x
- Zegar rdzenia cyfrowego przetwarzania sygnału (DSP) CCLK ma maksymalną częstotliwość 200 MHz
- Kontroler pamięci obsługuje pracę z prędkością 66 Mb/s
Intel, Analog Devices Inc. i Danville Signal stworzyły zestaw do oceny sprzętu o nazwie ADDS-21261 Cyclone, który zapewnia projektantom możliwość oceny kombinacji DSP + FPGA dla szerokiego zakresu zastosowań, takich jak profesjonalny sprzęt audio, systemy radarowe i nawigacyjne, radia oparte na oprogramowaniu, przemysłowy sprzęt testowy i pomiarowy, oprzyrządowanie medyczne, wideokonferencje, rozpoznawanie głosu, i redukcja szumów.
ADDS-21261 Cyclone wykorzystuje procesor analogowym ADSP-21261 SHARC® w połączeniu z EP1C3. Zestaw ewaluacyjny zawiera również Quartus® II Web Edition Design Software, wersję ewaluacyjną VisualDSP++ firmy Analog Devices oraz przykłady projektów.
Uwaga aplikacyjna 334 - Aplikacja kontrolera SDRAM z portem równoległym ADI