Centrum programistów FPGA

Centrum programistów FPGA jest zorganizowane w standardowe etapy branżowe, które zapewniają różne zasoby do ukończenia projektu Intel® FPGA.

Każdy etap projektowania jest szczegółowo opisany w rozwijanych podsekcjach z linkami, które umożliwiają wybór i przechodzenie między różnymi seriami urządzeń generacji 10.

1. Informacje o urządzeniu

Dokumentacja

Podręczniki użytkownika / Przegląd urządzenia / Arkusz danych urządzenia

Intel® Agilex™ FPGA i SoC Advanced Information Krótki opis: (Przegląd urządzenia)

Arkusz danych urządzenia Intel Agilex

Wytyczne dotyczące połączenia Pin rodziny urządzeń Intel Agilex

Intel Agilex Clocking i PLL Podręcznik użytkownika

Intel Agilex Configuration Podręcznik użytkownika

Intel Agilex General-purpose I/O i LVDS SERDES Podręcznik użytkownika

Rodzina urządzeń Intel Agilex High-Speed Serial Interface Signal Integrity Wytyczne projektowe

Intel Agilex JTAG Boundary-Scan Testing Podręcznik użytkownika

Intel Agilex Logic Array Blocks and Adaptive Logic Modules Podręcznik użytkownika

Intel Agilex Power Management Podręcznik użytkownika

Intel Agilex SEU Mitigation Podręcznik użytkownika

Intel Agilex Embedded Memory Podręcznik użytkownika

E-Tile Transceiver PHY Podręcznik użytkownika

Intel Agilex Variable Precision DSP Blocks Podręcznik użytkownika

Uwagi aplikacyjne

AN 886: Wytyczne dotyczące projektowania urządzeń Intel Agilex SoC
Wyświetl wszystko Pokaż mniej

Known Issues


View details

Szkolenia i filmy

Tytuł

Rodzina układów Intel Agilex FPGA i SoC

Wprowadzenie do pierwszej wysyłki Intel Agilex FPGA
Wyświetl wszystko Pokaż mniej

Uruchomieniowe

Tytuł

Intel Agilex F-Series FPGA Development Kit Podręcznik użytkownika

Intel Agilex F-Series Transceiver-SoC Development Kit Podręcznik użytkownika
Wyświetl wszystko Pokaż mniej

2. Protokół interfejsu

Dokumentacja

Interfejs pamięci zewnętrznej

Podręczniki użytkownika

Interfejsy pamięci zewnętrznej Intel Agilex FPGA IP Podręcznik użytkownika

Interfejsy pamięci zewnętrznej Intel Agilex FPGA IP Design Przykładowy podręcznik użytkownika

PHY Lite for Parallel Interfaces Intel FPGA IP Podręcznik użytkownika

Centrum obsługi interfejsów pamięci zewnętrznej
Wyświetl wszystko Pokaż mniej

Ethernet

Podręczniki użytkownika

Podręcznik użytkownika E-tile Hard IP: E-Tile Hard IP dla Ethernet i E-Tile CPRI PHY Intel FPGA IP

Podręcznik użytkownika Intel FPGA IP Core o niskim opóźnieniu 100G Ethernet: Dla urządzeń Intel® Stratix 10 i Intel Agilex

Low Latency E-Tile 40G Ethernet Intel FPGA IP Podręcznik użytkownika

Podręcznik użytkownika zestawu narzędzi Ethernet Toolkit

Triple-Speed Ethernet Intel FPGA IP Podręcznik użytkownika

Uwagi aplikacyjne

AN 585: Debugowanie symulacji przy użyciu potrójnego środowiska testowego Ethernet
Wyświetl wszystko Pokaż mniej

PCI Express*

Podręczniki użytkownika

Intel FPGA P-Tile Avalon Memory-mappped IP for PCI Express Podręcznik użytkownika

Intel FPGA P-Tile Avalon Streaming IP for PCI Express Podręcznik użytkownika

Intel Agilex Device Configuration via Protocol (CvP) Implementation Podręcznik użytkownika

Skalowalny przełącznik Intel FPGA IP for PCI Express Podręcznik użytkownika
Wyświetl wszystko Pokaż mniej

Inne szeregowe IP

Podręczniki użytkownika

Interlaken (2nd Generation) Intel FPGA IP Podręcznik użytkownika

JESD204B Intel FPGA IP Podręcznik użytkownika

JESD204C Intel FPGA IP Podręcznik użytkownika

Serial Lite IV Intel FPGA IP Podręcznik użytkownika

Uwagi aplikacyjne

AN 901: Implementacja przetwornika analogowo-cyfrowego Dual Link z intel Agilex FPGA E-Tile JESD204C RX IP
Wyświetl wszystko Pokaż mniej

Transceiver PHY

Podręczniki użytkownika

E-Tile Transceiver PHY Podręcznik użytkownika
Wyświetl wszystko Pokaż mniej

Osadzone

Podręczniki użytkownika

Intel Agilex Hard Processor System Technical Reference Manual

Intel Agilex Hard Processor System Remote System Update Podręcznik użytkownika

Podręczniki użytkownika

AN 886: Wytyczne dotyczące projektowania urządzeń Intel Agilex SoC
Wyświetl wszystko Pokaż mniej

Przykłady projektów

Ethernet

Tytuł

E-tile Hard IP Intel Agilex Design Przykładowy podręcznik użytkownika: Ethernet, E-tile CPRI PHY i dynamiczna rekonfiguracja

Niskie opóźnienia 100G Ethernet Intel Agilex FPGA IP Design Przykładowy podręcznik użytkownika

Low Latency E-Tile 40G Ethernet Intel FPGA IP Design Przykładowy podręcznik użytkownika

Intel FPGA Triple-Speed Ethernet i wbudowany układ PHY Reference Design dla urządzeń Agilex
Wyświetl wszystko Pokaż mniej

PCI Express

Tytuł

Intel Agilex P-tile CvP Przykładowy projekt dla trybu inicjowania

Intel FPGA P-tile Avalon Memory-mappped IP for PCI Express Design Example Podręcznik użytkownika

Intel FPGA P-Tile Avalon Streaming IP dla PCI Express Design Przykładowy podręcznik użytkownika
Wyświetl wszystko Pokaż mniej

Inne szeregowe IP

Tytuł

Interlaken (2nd Generation) Intel Agilex FPGA IP Design Example Podręcznik użytkownika

JESD204B Intel Agilex FPGA IP Design Przykładowy podręcznik użytkownika

JESD204C Intel Agilex FPGA IP Design Przykładowy podręcznik użytkownika

Serial Lite IV Intel Agilex FPGA IP Design Przykładowy podręcznik użytkownika
Wyświetl wszystko Pokaż mniej

Known Issues


View details

Szkolenia i filmy

Interfejs pamięci zewnętrznej

Tytuł

Identyfikator kursu

Przewodnik po nowym estymatorze specyfikacji interfejsu pamięci zewnętrznej (EMIF)

--

Wprowadzenie do interfejsów pamięci w urządzeniach Intel Agilex

17832

Integracja interfejsów pamięci w urządzeniach Intel Agilex

17833

Weryfikacja interfejsów pamięci w urządzeniach Intel Agilex

17961

Debugowanie interfejsów pamięci w urządzeniach Intel Agilex

17962
Wyświetl wszystko Pokaż mniej

3. Planowanie projektu

Dokumentacja

Podręczniki użytkownika / Przegląd urządzenia / Arkusz danych urządzenia

Intel® Quartus® Prime Pro Edition Podręcznik użytkownika: Wprowadzenie

Intel Quartus Prime Pro Edition Podręcznik użytkownika: Projektant platformy

Intel Quartus Prime Pro Edition Podręcznik użytkownika: Zalecenia projektowe

Intel Quartus Prime Pro Edition Podręcznik użytkownika: Konstrukcja oparta na blokach

Intel Quartus Prime Pro Edition Podręcznik użytkownika: Częściowa rekonfiguracja

Uwagi aplikacyjne

AN 886: Wytyczne dotyczące projektowania urządzeń Intel Agilex SoC
Wyświetl wszystko Pokaż mniej

Szkolenia i filmy

Tytuł

Identyfikator kursu

Zarządzanie we/wy urządzeń za pomocą narzędzia Pin Planner w oprogramowaniu Quartus II

--

Integracja interfejsów pamięci w urządzeniach Intel Agilex (część 1)

--

Integracja interfejsów pamięci w urządzeniach Intel Agilex (część 2)

--

Integracja interfejsów pamięci w urządzeniach Intel Agilex (część 3)

--

Integracja interfejsów pamięci w urządzeniach Intel Agilex (część 4)

--
Wyświetl wszystko Pokaż mniej

Uruchomieniowe

Tytuł
Zestaw intel Agilex FPGA z serii F
Zestaw rozwojowy Intel Agilex Transceiver-SoC
Wyświetl wszystko Pokaż mniej

4. Wpis projektu

Dokumentacja

Oprogramowanie Intel Quartus Prime Pro Edition oferuje dojrzały syntezator, który pozwala na wprowadzanie projektów z maksymalną elastycznością. Jeśli dopiero zaczynasz korzystać z tych języków, możesz użyć przykładów dostępnych poniżej lub wbudowanych szablonów, aby rozpocząć.

  • Verilog
  • VHDL

Oprogramowanie Intel Quartus Prime Pro Edition oferuje szablony Verilog i VHDL często używanych struktur. Więcej informacji na temat korzystania z tych szablonów można znaleźć w sekcji "Korzystanie z dostarczonych szablonów HDL" podręcznika Intel Quartus Prime Pro Handbook.

Oprogramowanie do projektowania Intel Quartus Prime jest również dostarczane z kompilatorem syntezy wysokiego poziomu Intel® który syntetyzuje funkcję C ++ w implementację RTL zoptymalizowaną pod kątem produktów Intel FPGA

Podręczniki użytkownika / Przegląd urządzenia / Arkusz danych urządzenia
Zalecenia projektowe Podręcznik użytkownika: Intel Quartus Prime Pro Edition
Intel High Level Synthesis Compiler Przewodnik wprowadzający
Intel High Level Synthesis Compiler Podręcznik użytkownika
Podręcznik użytkownika dotyczący skryptów: Intel Quartus Prime Pro Edition
Zaawansowana synteza książka kucharska
Intel High Level Synthesis Compiler Przewodnik po najlepszych praktykach
Podręcznik referencyjny kompilatora Intel High Level Synthesis
Intel High Level Synthesis Compiler — informacje o wersji
Biała księga
Zastosowanie zalet architektury sieci na chipie do projektowania systemów FPGA
Wyświetl wszystko Pokaż mniej

Przykłady projektów

Tytuł
Przykłady projektowania projektantów platform
Przykład projektu samouczka projektanta platformy (.zip)
Przykłady VHDL
Przykłady Verilog
Quartus® Przykłady projektów
Wyświetl wszystko Pokaż mniej

Szkolenia i filmy

Tytuł

Identyfikator kursu

Korzystanie z oprogramowania Quartus Prime: wprowadzenie

ODSW1100

Wprowadzenie do Verilog HDL

IHDL120

Verilog HDL — podstawy

OHDL1120

Zaawansowane techniki projektowania Verilog HDL

IHDL230

SystemVerilog z oprogramowaniem Quartus II

OHDL1125

Wprowadzenie do VHDL

IHDL110

Podstawy VHDL

OHDL1110

Zaawansowane techniki projektowania VHDL

IHDL240

Wprowadzenie do Projektanta platform

OQSYS1000

Projektant platformy w oprogramowaniu Intel® Quartus Prime Pro Edition

OQSYSPRO

Tworzenie projektu systemu za pomocą Projektanta platformy: wprowadzenie

OQSYSCREATE

Korzystanie z syntezy Spectra-Q w oprogramowaniu Quartus Prime

OSYNQPRO

Dobre praktyki projektowania dużych prędkości

ODSWTC01
Wyświetl wszystko Pokaż mniej

Instalatory

Tytuł
Centrum pobierania dla wszystkich wersji oprogramowania Intel Quartus Prime
Wyświetl wszystko Pokaż mniej

5. Symulacja i weryfikacja

Dokumentacja

Podręczniki użytkownika

Intel Quartus Prime Pro Edition Podręcznik użytkownika: Symulacja innej firmy

Avalon® Verification IP Suite Podręcznik użytkownika

Mentor Weryfikacja IP Intel FPGA Edition AMBA* AXI3 i AXI4 Podręcznik użytkownika

Instalacja i licencjonowanie oprogramowania Intel FPGA

Uwagi aplikacyjne

AN 351: Symulacja konstrukcji procesorów Nios® II
Wyświetl wszystko Pokaż mniej

Przykłady projektów

Tytuł

Avalon® Przykład projektu pakietu Weryfikacyjnego IP Suite
Wyświetl wszystko Pokaż mniej

Known Issues


View details

Szkolenia i filmy

Tytuł

Identyfikator kursu

Zaawansowane projektowanie systemu przy użyciu Qsys: symulacja komponentów i systemów

OAQSYSSIM

Weryfikacja interfejsów pamięci w urządzeniach Intel Agilex

--

Pakiet weryfikacyjny Avalon

OAVL1100

Jak skonfigurować symulacje RTL w Quartus, Qsys i symulatorach innych firm

--
Wyświetl wszystko Pokaż mniej

6. Wdrożenie i optymalizacja

Dokumentacja

Podręczniki użytkownika

Intel Quartus Prime Pro Edition Podręcznik użytkownika: Zalecenia projektowe

Intel Quartus Prime Pro Edition Podręcznik użytkownika: Kompilacja projektu

Intel Quartus Prime Pro Edition Podręcznik użytkownika: Optymalizacja projektu

Intel Quartus Prime Pro Edition Podręcznik użytkownika: Synteza innych firm

Intel Quartus Prime Pro Edition Podręcznik użytkownika: Analiza i optymalizacja mocy

Intel Agilex Variable Precision DSP Blocks Podręcznik użytkownika

Intel Agilex Logic Array Blocks and Adaptive Logic Modules Podręcznik użytkownika

Podręcznik Intel Hyperflex Architecture High-Performance Design

Uwagi aplikacyjne

AN 886: Wytyczne dotyczące projektowania urządzeń Intel Agilex SoC
Wyświetl wszystko Pokaż mniej

Szkolenia i filmy

Tytuł

Identyfikator kursu

Wprowadzenie do hiper-optymalizacji

OS10HYPOPT

Oprogramowanie Intel Quartus Prime Hyper-Aware Design Flow

OS10TOOLSŁOWE

Optymalizacja wydajności dzięki architekturze Intel® Hyperflex™

IS10PERF

Zaawansowana optymalizacja dzięki architekturze Intel Hyperflex

IS10ADV

Omówienie architektury Intel Hyperflex dla urządzeń z ™ Intel Agilex

OAGLXARCH

Wprowadzenie do Hyper-Pipelining

OS10HYPPIPE

Eliminowanie barier w hiper-retymacji

OS10EHYPRET

Projektowanie architektury Intel Hyperflex FPGA: analiza łańcuchów krytycznych

OS10CRCHNS

Techniki hiperintymalizacji 2: Obliczenia wstępne

OS10PRECOMP

Techniki hiperinfekalizacji 3: Dekompozycja Shannon

OS10SHAN

Warsztaty optymalizacji układu FPGA Intel HyperFlex

IS10WKSHP

Optymalizacja wydajności dzięki architekturze Intel Hyperflex

IS10PERF

Omówienie architektury Intel Hyperflex dla urządzeń Intel Agilex

--
Wyświetl wszystko Pokaż mniej

7. Analiza czasu

Dokumentacja

Podręczniki użytkownika

Analizator czasu Szybki start Samouczek Intel Quartus Prime Pro Edition

Intel Quartus Prime Pro Edition Podręcznik użytkownika: Analizator czasu

Intel Quartus Prime Pro Edition Podręcznik użytkownika: Ograniczenia projektowe

Intel Quartus Prime Pro Edition Podręcznik użytkownika: Skrypty

Podręcznik referencyjny interfejsu API SDC i TimeQuest

Intel Quartus Prime Timing Analyzer Książka kucharska

Uwagi aplikacyjne

AN 775: Generowanie początkowych danych czasowych we/wy: dla układów FPGA firmy Intel

AN 471: Wysokowydajna analiza FPGA PLL za pomocą TimeQuest

AN 433: Ograniczanie i analizowanie interfejsów synchronicznych ze źródłem

AN 775: Wytyczne dotyczące generowania informacji o czasie we/wy
Wyświetl wszystko Pokaż mniej

Przykłady projektów

Tytuł

Przykłady projektów analizatorów czasu
Wyświetl wszystko Pokaż mniej

Known Issues


View details

Szkolenia i filmy

Tytuł

Identyfikator kursu

Pierwsze kroki z analizatorem czasu TimeQuest

--

TimeQuest Timing Analyzer: Wprowadzenie do analizy czasu

ODSW1115

Zaawansowana analiza czasu z TimeQuest

IDSW125

TimeQuest Timing Analyzer: Integracja i raportowanie Quartus Prime

ODSW1117

TimeQuest Timing Analyzer: Wymagane ograniczenia SDC

ODSW1118

TimeQuest Timing Analyzer: Graficzny interfejs użytkownika TimeQuest

ODSW1116

Seria Quartus Prime Software Design: Analiza czasu

IDSW120
Wyświetl wszystko Pokaż mniej

8. Debugowanie na chipie

Dokumentacja

Podręczniki użytkownika

Intel Quartus Prime Pro Edition Podręcznik użytkownika: Programista

Intel Quartus Prime Pro Edition Podręcznik użytkownika: Narzędzia do debugowania

Analizowanie i debugowanie projektów za pomocą konsoli systemowego

Intel FPGA USB Download Cable Podręcznik użytkownika

Intel FPGA Download Cable II Podręcznik użytkownika

Projektowanie debugowania przy użyciu źródeł i sond w systemie

Intel FPGA Virtual JTAG (Intel FPGA_virtual_jtag) IP Core Podręcznik użytkownika

Wsparcie BSDL

Uwagi aplikacyjne

AN 827: Ujednolicone narzędzie do generowania plików programistycznych

AN 446: Debugowanie systemów Nios II za pomocą analizatora logicznego SignalTap II

AN 323: Korzystanie z wbudowanych analizatorów logicznych SignalTap II w sopc Builder Systems, pliki projektowe

AN 543: Debugowanie oprogramowania Nios II przy użyciu debugera Lauterbacha
Wyświetl wszystko Pokaż mniej

Known Issues


View details

Szkolenia i filmy

Tytuł

Identyfikator kursu

Zaawansowany projekt systemu przy użyciu Qsys: Weryfikacja systemu za pomocą konsoli systemowej

AQSYSSYSCON

Debugowanie i komunikacja z FPGA za pomocą wirtualnej megafunkcji JTAG

OVJTAG1110

Debugowanie integralności łańcucha JTAG

ODJTAG1110

Omówienie sprzętu SoC: Zarządzanie systemem, debugowanie i urządzenia peryferyjne ogólnego przeznaczenia

OEMB5501

Narzędzia do debugowania oprogramowania Quartus®

IDSW135

Konfigurowanie i debugowanie licencji zmiennoprzecinkowych Quartus

--

Narzędzie JTAG Chain Debugger

--

Konsola U-Boot i debugowanie FDT

--

Quartus In Systems Źródła i sondy Debug Flow

--

Przeglądarki netlist Quartus II: narzędzia ułatwiające analizowanie i debugowanie projektów

--

Techniki debugowania dla systemów Bare Metal opartych na Qsys i Nios

--

Zrozumienie i wykorzystanie USB Blaster i JTAG do konfiguracji układów Intel FPGA

--

Debugowanie interfejsów pamięci w urządzeniach Intel Agilex

--

Debugowanie za pomocą zestawu narzędzi Ethernet Toolkit

--

Konfiguracja Intel® Agilex FPGA

--

Wprowadzenie do zestawów narzędzi do debugowania Intel® Stratix® 10 Secure Device Manager (SDM)

--
Wyświetl wszystko Pokaż mniej

Instalatory

Tytuł

Intel Advanced Link Analyzer

Intel Quartus Prime Pro Edition

Quartus Prime Pro Edition Programator i narzędzia
Wyświetl wszystko Pokaż mniej

Still Have Questions?


Get answers for the most common design issues.

Search the Knowledge Base

Explore Other Developer Centers

For other design guidelines, visit the following Developer Centers:

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.