Centrum programistyczne Intel® Agilex FPGA

Centrum FPGA Developer Center składa się ze standardów branżowych. Dzięki temu otrzymasz różne zasoby umożliwiające ukończenie Intel® FPGA projektowania. Każdy etap projektowania jest szczegółowo opisany w podrozdzielniach z łączami umożliwiającymi wybór i przechodzenie pomiędzy różnymi seriami urządzeń generacji 10.

Centrum programistów Intel® Agilex™ FPGA Centrum programistów Intel® Stratix® 10 Centrum programistów Intel® Arria® 10 ® Centrum programistów Intel Cyclone 10 Centrum programistów Intel® Max® 10

1. Informacje o urządzeniu

Dokumentacji

Przewodniki użytkownika / Omówienie urządzeń / dane katalogowe urządzeń / Informacje o aplikacjach

Informacje zaawansowane dotyczące Intel® Agilex™ FPGAs i SoC: (omówienie urządzeń)

Arkusz danych urządzenia Intel Agilex

Wytyczne dotyczące połączeń z rodziną urządzeń Intel Agilex Pin

Instrukcja obsługi taktowania Intel Agilex i PLL

Instrukcja konfiguracji Intel Agilex

Intel Agilex instrukcja obsługi ogólnych I/O i LVDS SERDES

Rodzina urządzeń Intel Agilex Szybki Interfejs Szeregowy — wytyczne dotyczące sprawdzania integralności sygnału

Intel Agilex JTAG – instrukcja obsługi testowania granic i skanowania

Podręcznik użytkownika zestawów macierzy logicznych Intel Agilex i adaptacyjnych modułów logicznych

Instrukcja obsługi zarządzania energią Intel Agilex

Intel Agilex SEU — instrukcja obsługi łagodzenia skutków

Instrukcja obsługi pamięci wbudowanej Intel Agilex

Instrukcja obsługi interfejsu PHY nadajnika-odbiornika cewki E

Instrukcja obsługi bloków DSP o zmiennej dokładności Intel Agilex

AN 886: Intel Agilex Wytyczne dotyczące projektowania urządzeń SoC
Wyświetl wszystko Pokaż mniej

Szkolenia i filmy

Rodzina Intel Agilex FPGA i SoC

Wprowadzenie do pierwszej dostawy Intel Agilex FPGA
Wyświetl wszystko Pokaż mniej

Uruchomieniowe

Przewodnik użytkownika zestawu programistycznego Intel Agilex z serii F FPGA

Instrukcja obsługi zestawu programistycznego do nadajników-odbiorników i układów SoC Intel Agilex z serii F
Wyświetl wszystko Pokaż mniej

2. Protokół interfejsu

Dokumentacji

Instrukcje użytkowania
Interfejs pamięci zewnętrznej

Instrukcja obsługi interfejsów pamięci zewnętrznych Intel Agilex FPGA IP

Przykładowy przewodnik użytkownika do interfejsów pamięci zewnętrznych Intel Agilex FPGA IP

Instrukcja obsługi interfejsów Intel FPGA IP PHY Lite do interfejsów równoległych

Centrum obsługi interfejsów pamięci zewnętrznych
Wyświetl wszystko Pokaż mniej

Instrukcje obsługi / uwagi dotyczące aplikacji
Ethernet

Twardy IP cewki E: twardy IP cewki E do sieci Ethernet i CPRI PHY cpri Intel FPGA IP

Instrukcja obsługi sieci Ethernet 100 G Intel FPGA IP Core o niskim opóźnieniu: dla urządzeń Intel® Stratix 10 i Intel Agilex

Instrukcja obsługi sieci Ethernet E-tile 40G o niskim opóźnieniu Intel FPGA IP

Przewodnik użytkownika zestawu narzędzi Ethernet

Instrukcja obsługi Intel FPGA IP Ethernet potrójnej prędkości

AN 585: symulacja debugowania przy użyciu testu Ethernet o potrójnej prędkości
Wyświetl wszystko Pokaż mniej

Instrukcje użytkowania
PCI Express*

Intel FPGA IP mapowanego Avalon cewki P do PCI Express

Intel FPGA Avalon streamingu cewki P do PCI Express — przewodnik użytkownika

Intel Agilex instrukcja obsługi konfiguracji urządzenia za pomocą protokołu (CvP)

Skalowalny Intel FPGA IP przełącznika dla PCI Express — przewodnik użytkownika
Wyświetl wszystko Pokaż mniej

Instrukcje obsługi / uwagi dotyczące aplikacji
Inne ip szeregowe

Instrukcja obsługi Intel FPGA IP Interlaken (drugiej generacji)

JESD204B Intel FPGA IP — instrukcja obsługi

JESD204C Intel FPGA IP — instrukcja obsługi

Instrukcja obsługi serialu Lite IV Intel FPGA IP

AN 901: wdrożenie konstrukcji dual link konwertera analogowo-cyfrowego z Intel Agilex FPGA JESD204C RX cewki E
Wyświetl wszystko Pokaż mniej

Instrukcje użytkowania
Interfejs PHY nadajnika-odbiornika

Instrukcja obsługi interfejsu PHY nadajnika-odbiornika cewki E
Wyświetl wszystko Pokaż mniej

Instrukcje użytkowania
Osadzone

Instrukcja techniczna systemu Intel Agilex HPS do systemów Intel Agilex

Zdalna aktualizacja systemu Intel Agilex systemu HPS Intel Agilex — instrukcja obsługi

AN 886: Intel Agilex Wytyczne dotyczące projektowania urządzeń SoC
Wyświetl wszystko Pokaż mniej

Przykładowe przewodniki użytkownika
Ethernet

Twardy IP cewki E Intel Agilex przykładowy przewodnik użytkownika: Ethernet, CPRI PHY cpri cewki E i dynamiczna rekonfiguracja

Przykładowy przewodnik użytkownika dotyczący projektów sieci Ethernet 100 G o niskim opóźnieniu Intel Agilex FPGA IP

Przykładowy przewodnik użytkownika dotyczący sieci Ethernet E-Tile 40G Intel FPGA IP o niskim opóźnieniu

Projekt referencyjny układu PHY i sieci Ethernet o potrójnej prędkości Intel FPGA potrójnej prędkości dla urządzeń Agilex
Wyświetl wszystko Pokaż mniej

Przykłady projektów — przewodniki użytkownika
PCI Express*

przykładowy projekt cvp cewki Intel Agilex P do trybu inicjalizacji

Intel FPGA IP mapowanego w cewce P Avalon do interfejsu PCI Express Przykład użytkownika

Intel FPGA Avalon streamingu cewki P do interfejsu IP do projektu PCI Express Przykład instrukcji obsługi
Wyświetl wszystko Pokaż mniej

Przykładowe przewodniki użytkownika
Inne ip szeregowe

Przykładowy przewodnik użytkownika dotyczący rozwiązania Interlaken (drugiej generacji) Intel Agilex FPGA IP

JESD204B Intel Agilex FPGA IP — przykład instrukcji obsługi

JeSD204C Intel Agilex FPGA IP — przykład instrukcji obsługi

Przykładowy przewodnik użytkownika projektu IP protokołu Serial Lite IV Intel Agilex FPGA
Wyświetl wszystko Pokaż mniej

Filmy szkoleniowe
Interfejs pamięci zewnętrznej

Przewodnik po nowym estymatorze specyfikacji interfejsu pamięci zewnętrznej (EMIF)

Wprowadzenie do interfejsów pamięci w urządzeniach Intel Agilex

Integracja interfejsów pamięci w urządzeniach Intel Agilex

Weryfikacja interfejsów pamięci w urządzeniach Intel Agilex

Debugowanie interfejsów pamięci na chipie w urządzeniach Intel Agilex
Wyświetl wszystko Pokaż mniej

3. Planowanie projektów

Dokumentacji

Przewodniki użytkownika / Omówienie urządzeń / dane katalogowe urządzeń / Informacje o aplikacjach

Intel® Quartus® Prime Pro Edition — pierwsze kroki

Przewodnik użytkownika Intel Quartus Prime Pro Edition: Platform Designer

Instrukcja obsługi Intel Quartus Prime Pro Edition: rekomendacje projektowe

Intel Quartus Prime Pro Edition — przewodnik użytkownika: projekt blokowy

Instrukcja obsługi Intel Quartus Prime Pro Edition: częściowa rekonfiguracja

AN 886: Intel Agilex Wytyczne dotyczące projektowania urządzeń SoC
Wyświetl wszystko Pokaż mniej

Szkolenia i filmy

Zarządzaj I/O urządzeniami za pomocą narzędzia Pin Zięć w oprogramowaniu Quartus® II

Integracja interfejsów pamięci w urządzeniach Intel Agilex (część 1)

Integracja interfejsów pamięci w urządzeniach Intel Agilex (część 2)

Integracja interfejsów pamięci w urządzeniach Intel Agilex (część 3)

Integracja interfejsów pamięci w urządzeniach Intel Agilex (część 4)
Wyświetl wszystko Pokaż mniej
Zestawy edukacyjnych
Zestaw programistyczny Intel Agilex z serii F FPGA
Zestaw programistyczny do nadajników-odbiorników i układów SoC Intel Agilex
Wyświetl wszystko Pokaż mniej

4. Wpis projektu

Dokumentacji

Oprogramowanie Intel Quartus Prime Pro Edition to dojrzały syntezator, który umożliwia ci przystąpienie do projektów z maksymalną elastycznością. Jeśli jesteś nowy w tych językach, na początek możesz skorzystać z przykładów dostępnych poniżej lub wbudowanych szablonów.

  • Verilog
  • VHDL

Oprogramowanie Intel Quartus Prime Pro Edition oferuje szablony Verilog i VHDL często używanych struktur. Więcej informacji na temat korzystania z tych szablonów można znaleźć w sekcji "Korzystanie z szablonów HDL" w podręczniku Intel Quartus Prime Pro.

Oprogramowanie projektowe Intel Quartus Prime zawiera również Intel® High Level Synthesis Compiler, które syntetyzują funkcję C++ w implementacji RTL, zoptymalizowanej pod kątem Intel FPGA produktów.

Przewodniki użytkownika / omówienie urządzeń / dane katalogowe urządzeń / raport
Przewodnik użytkownika dotyczący zaleceń projektowych: Intel Quartus Prime Pro Edition
Intel High Level Synthesis Compiler — przewodnik po rozpoczęciu pracy
Intel High Level Synthesis Compiler — instrukcja obsługi
Instrukcja obsługi skryptów: Intel Quartus Prime Pro Edition
Synteza zaawansowana – książki
przewodnik po najlepszych praktykach Intel High Level Synthesis Compiler
instrukcja obsługi Intel High Level Synthesis Compiler
Intel High Level Synthesis Compiler informacje o wersji
Zastosowanie zalet sieci na architekturze chipa do projektowania systemów FPGA
Wyświetl wszystko Pokaż mniej
Przykłady projektów
Przykłady projektowania platform designerskich
Przykład projektowania samouczek projektanta platformy (.zip)
Przykłady VHDL
Przykłady verilogów
Przykłady projektów Quartus®
Wyświetl wszystko Pokaż mniej

Szkolenia i filmy

Korzystanie z oprogramowania Quartus Prime: wprowadzenie

Wprowadzenie do Verilog HDL

Podstawy Verilog HDL

Zaawansowane techniki projektowania Verilog HDL

SystemVerilog z oprogramowaniem Quartus II

Wprowadzenie do VHDL

Podstawy VHDL

Zaawansowane techniki projektowania VHDL

Wprowadzenie do Platform Designer

Projektant platformy w oprogramowaniu Intel® Quartus® Prime Pro Edition

Tworzenie projektu systemu z projektantem platformy: pierwsze kroki

Korzystanie z syntezy Spectra-Q w oprogramowaniu Quartus® Prime

Dobre praktyki projektowania o dużej szybkości
Wyświetl wszystko Pokaż mniej
Instalatory
Centrum pobierania dla wszystkich wersji oprogramowania Intel Quartus Prime
Wyświetl wszystko Pokaż mniej

5. Symulacja i weryfikacja

Dokumentacji

Instrukcje obsługi / uwagi dotyczące aplikacji

Instrukcja obsługi Intel Quartus Prime Pro Edition: symulacja innych firm

Pakiet weryfikacyjny Avalon® IP — przewodnik użytkownika

Przewodnik użytkownika weryfikacyjny mentora ip Intel FPGA Edition ZENIE* AXI3 i AXI4

Intel FPGA instalacja oprogramowania i licencjonowanie

AN 351: symulacja projektów procesorów Nios® II
Wyświetl wszystko Pokaż mniej

Przykłady projektów

Przykład projektu pakietu IP weryfikacji Avalon®
Wyświetl wszystko Pokaż mniej

Szkolenia i filmy

Zaawansowany projekt systemu przy użyciu Qsys: symulacja komponentów i systemów

Weryfikacja interfejsów pamięci w urządzeniach Intel Agilex

Pakiet weryfikacji Avalon

Jak skonfigurować symulacje RTL w Quartus, Qsys i symulatorach innych firm
Wyświetl wszystko Pokaż mniej

6. Wdrażanie i optymalizacja

Dokumentacji

Instrukcje obsługi / uwagi dotyczące aplikacji

Instrukcja obsługi Intel Quartus Prime Pro Edition: rekomendacje projektowe

Instrukcja obsługi Intel Quartus Prime Pro Edition: kompilacja projektowa

Przewodnik użytkownika Intel Quartus Prime Pro Edition: optymalizacja projektowa

Instrukcja obsługi Intel Quartus Prime Pro Edition: synteza innych firm

Instrukcja obsługi Intel Quartus Prime Pro Edition: analiza zasilania i optymalizacja

Instrukcja obsługi bloków DSP o zmiennej dokładności Intel Agilex

Podręcznik użytkownika zestawów macierzy logicznych Intel Agilex i adaptacyjnych modułów logicznych

Wysokowydajny podręcznik do projektowania architektury Intel Hyperflex

AN 886: Intel Agilex Wytyczne dotyczące projektowania urządzeń SoC
Wyświetl wszystko Pokaż mniej

Szkolenia i filmy

Wprowadzenie do hiper-optymalizacji

Przepływ projektów hiper-świadomego oprogramowania Intel Quartus Prime

Optymalizacja wydajności dzięki architekturze Intel® Hyperflex™

Zaawansowana optymalizacja dzięki architekturze Intel Hyperflex

Architektura Intel Hyperflex — omówienie urządzeń Intel Agilex™

Wprowadzenie do Hyper-Pipelining

Eliminowanie barier w hiper-retimingu

Projektowanie architektury Intel Hyperflex FPGA: analiza krytycznych łańcuchów

Techniki hiper-optymalizacji 2: wstępne obliczenia

Techniki hiperoptymalizacji 3: rozkład Shannon

Warsztaty optymalizacji FPGA Intel® HyperFlex®

Optymalizacja wydajności dzięki architekturze Intel Hyperflex

Omówienie architektury Intel Hyperflex dla urządzeń Intel Agilex
Wyświetl wszystko Pokaż mniej

7. Analiza timingów

Dokumentacji

Instrukcje obsługi / uwagi dotyczące aplikacji

Poradnik na temat timing analyzeru Intel Quartus Prime Pro Edition

Instrukcja obsługi Intel Quartus Prime Pro Edition: Analizator timingów

Intel Quartus Prime Pro Edition — przewodnik użytkownika: ograniczenia projektowe

Intel Quartus Prime Pro Edition – poradnik użytkownika: skrypty

Instrukcja referencyjna SDC i TimeQuest API

Intel Quartus Prime Timing Analyzer – Poradnik

AN 775: generowanie początkowych danych dotyczących timingów we/wy: dla FPGAs Firmy Intel

AN 471: wysokowydajna analiza PLL FPGA z timequestem

AN 433: Ograniczanie i analizowanie interfejsów synchronicznego źródła

AN 775: Wytyczne dotyczące generacji informacji o timingach we/wy
Wyświetl wszystko Pokaż mniej

Przykłady projektów

Przykłady projektów analizatorów timingów
Wyświetl wszystko Pokaż mniej

Szkolenia i filmy

Pierwsze kroki z analizatorem timingów TimeQuest

TimeQuest Timing Analyzer: wprowadzenie do analizy timingów

Zaawansowana analiza timingów za pomocą TimeQuest

Analizator timingów TimeQuest: integracja i raportowanie Quartus Prime

TimeQuest Timing Analyzer: wymagane ograniczenia SDC

TimeQuest Timing Analyzer: TimeQuest GUI

Seria projektów oprogramowania Quartus Prime: analiza timingów
Wyświetl wszystko Pokaż mniej

8. Debugowanie na chipie

Dokumentacji

Instrukcje obsługi / uwagi dotyczące aplikacji

Instrukcja obsługi Intel Quartus Prime Pro Edition: programista

Instrukcja obsługi Intel Quartus Prime Pro Edition: narzędzia do debugowania

Analizowanie i debugowanie projektów za pomocą konsoli systemowej

Intel FPGA USB — przewodnik użytkownika kabla pobierania

Intel FPGA Download Cable II — instrukcja obsługi

Projektowanie debugowania przy użyciu źródeł i sond w systemie

Intel FPGA Virtual JTAG (Intel FPGA_virtual_jtag) IP Core — przewodnik użytkownika

Obsługa BSDL

AN 827: Ujednolicone narzędzie do generowania plików programowania

AN 446: debugowanie systemów Nios II za pomocą Analizatora logicznego SignalTap II

AN 323: korzystanie z wbudowanych analizatorów logicznych SignalTap II w systemach SOPC Builder, pliki projektowe

AN 543: Debugowanie oprogramowania Nios II za pomocą debuggera Lauterbach
Wyświetl wszystko Pokaż mniej

Szkolenia i filmy

Zaawansowany projekt systemu za pomocą Qsys: weryfikacja systemu za pomocą konsoli systemowej

Debugowanie i komunikowanie się z FPGA za pomocą wirtualnej megafunction JTAG

Debugowanie integralności łańcucha JTAG

Omówienie sprzętu SoC: zarządzanie systemem, debugowanie i urządzenia peryferyjne ogólnego przeznaczenia

Narzędzia do debugowania oprogramowania Quartus®

Konfigurowanie i debugowanie pływających licencji Quartus

Narzędzie do debuggera łańcucha JTAG

Konsola U-Boot i debugowanie FDT

Quartus w źródłach systemów i sondach debugowanie przepływu

Quartus II Netlist Viewers: narzędzia ułatwiające analizę i debugowanie Twoich projektów

Techniki debugowania aparatów Qsys i Nios opartych na gołych systemach metalowych

Zrozumienie i wykorzystanie usb blaster i JTAG do konfiguracji FPGAs Intel

Debugowanie interfejsów pamięci na chipie w urządzeniach Intel Agilex

Debugowanie za pomocą zestawu narzędzi Ethernet

Konfiguracja FPGA Intel® Agilex®

Wprowadzenie do zestawów narzędzi do debugowania bezpiecznego menedżera urządzeń (SDM) Intel® Stratix® 10
Wyświetl wszystko Pokaż mniej

Instalatory

Intel Advanced Link Analyzer

Intel Quartus Prime Pro Edition

Programator i narzędzia do Quartus® Prime Pro Edition
Wyświetl wszystko Pokaż mniej

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.