Intel® SoC FPGA Bare-metal Developer Center

Programowanie bez systemu operacyjnego wykorzystuje środowisko wykonawcze oprogramowania, które nie korzysta z systemu operacyjnego (OS) ani systemu operacyjnego czasu rzeczywistego (RTOS). W konfiguracji bez metalu można stosować twardy system przetwarzania (HPS) układów FPGA SoC. Firma Intel oferuje biblioteki sprzętowe (HWLIB), które składają się z interfejsów programowania aplikacji wysokiego poziomu (API) i makr niskiego poziomu, które umożliwiają korzystanie z większości urządzeń peryferyjnych HPS.

Możesz uzyskać dostęp do różnych zasobów, które pomogą Ci rozpocząć pracę nad programowaniem od początku na procesorach Intel® SoC FPGA, klikając poniższe linki. Jeśli jesteś użytkownikiem po raz pierwszy, zalecamy liniowe śledzenie zasobów.

1. Wymagania wstępne

Utwórz swoje konto My Intel

  • Utwórz konto My Intel na stronie My Intel.
  • Konto My Intel umożliwia składanie zgłoszeń serwisowych, rejestrowanie się na zajęcia, pobieranie oprogramowania, uzyskiwanie dostępu do zasobów, kursów szkoleniowych i nie tylko.

Zagadnienia dotyczące projektowania

Co to jest Bare-metal?

  • Bare metal reprezentuje rzeczywiste interfejsy rejestrów i cechy sprzętowe systemu procesora.
  • Programowanie od systemu operacyjnego wykorzystuje środowisko wykonawcze oprogramowania, które nie korzysta z systemu operacyjnego ani RTOS.
  • W konfiguracjach bez systemu można stosować układy FPGA HPS SoC. Firma Intel oferuje HWLIB, które składają się z interfejsów API wysokiego poziomu i makr niskiego poziomu, które umożliwiają korzystanie z większości urządzeń peryferyjnych HPS.

Dlaczego Bare-metal?

  • Zalety stosowania podejścia bare-metal to:
  • Absolutna kontrola sprzętu
  • Zwiększona wydajność
  • Minimalny rozmiar (zarówno pamięć flash, jak i pamięć)
  • Brak zależności od innych kodów źródłowych lub bibliotek
  • Łatwiejsze formalne udowodnienie poprawności i przeprowadzenie analizy pokrycia kodu
  • Inne powody wyboru rozwoju bare-metal to:
  • Musisz wykonać przywołanie planszy i skupić się na jednym obwodzie na raz
  • Potrzeba ponownego wykorzystania istniejącego starszego kodu, który został już opracowany jako bare-metal
  • Brak doświadczenia z systemem operacyjnym lub RTOS

Uwagi dotyczące gołego metalu

Aby opracować aplikację typu bare-metal dla systemu HPS, należy zapoznać się z możliwościami tworzenia środowiska wykonawczego w celu zapewnienia, że aplikacja efektywnie wykorzystuje zasoby dostępne w podsystemie procesora. Przykłady tego, co może być wymagane, są następujące:

  • Dogłębna znajomość platformy sprzętowej
  • Rozwijanie możliwości środowiska uruchomieniowego do zarządzania procesem między rdzeniem a podsystemem pamięci podręcznej, jeśli chcesz w pełni wykorzystać podsystem CPU, ponieważ typowa aplikacja typu bare-metal używa tylko jednego rdzenia
  • Rozwijanie możliwości zarządzania procesami i planowania ich, obsługi komunikacji między procesami i synchronizowania zdarzeń w aplikacji

Jeśli zaplanowany projekt nie pozwala na wysiłek, jaki może być konieczne, aby zapoznać się z powyższymi punktami, zaleca się rozważenie użycia komercyjnego rozwiązania Linux* lub RTOS.

Alternatywa

Zalety

Komentarze

Linuksa Sieć, pamięć masowa, wielozadaniowość, komunikacja międzyprocesowa, synchronizacja i inne. Nie musisz być ekspertem od jądra Linuksa, aby używać Linuksa w swoim projekcie. Na przykład możesz napisać aplikację przestrzeni użytkownika Linuksa i uzyskać bezpośredni dostęp do rejestrów własności intelektualnej FPGA (IP), podobnie jak zachowywałaby się aplikacja bare-metal.
System RTOS Przetwarzanie wielordzeniowe, wielozadaniowość, komunikacja międzyprocesowa i synchronizacja, w zależności od RTOS. Korzystanie z prostego RTOS jest łatwe. Jest to podobne do korzystania z bibliotek C funkcji, które są już zaimplementowane, zamiast pisania tych funkcji samodzielnie.
Bootloader Szybszy czas rozruchu i dostęp do funkcji już zaimplementowanych w bootloaderze, takich jak pamięć masowa i sieć Dostępne bootloadery to:
  • U-Boot: licencja GPL typu open source, dostępna na wszystkich SoC
  • MPL: open-source 3-klauzulowa licencja BSD, dostępna na wszystkich SoC
  • UEFI: licencja BSD typu open source z 3 klauzulami, niedostępna w SoC Arria® V i SoC Cyclone® V
  • Projektowanie diagramu przepływu

    Typowy schemat przepływu projektowego dla rozwoju gołego metalu pokazano poniżej:

    Podsumowanie przepływu jest następujące:

    • Zacznij od projektu sprzętu, który obejmuje:
    • Konfiguracja HPS: ustawienia zegara, multipleksowanie pinów i konfiguracja, ustawienia DDR, podłączone urządzenia peryferyjne i tak dalej.
    • Zawartość sieci szkieletowej FPGA: rdzenie IP w konfiguracji FPGA, PIN FPGA, kontroler pamięci i pętla z blokadą fazową (PLL)
    • Projekt sprzętu jest kompilowany za pomocą narzędzi Intel® FPGA Complete Design Suite, które generują następujące pliki:
    • Plik SOF: służy do konfiguracji sieci szkieletowej FPGA za pomocą różnych metod - zewnętrznego programatora, zewnętrznej pamięci flash, bootloadera HPS, a nawet aplikacji HPS
    • Handoff: zawiera informacje używane przez generator bootloadera drugiego stopnia do utworzenia bootloadera, który będzie używany na HPS
    • Plik SOPCINFO: może być używany do automatycznego tworzenia plików nagłówkowych z miękkimi adresami IP FPGA
    • Plik SVD: zawiera informacje o miękkich rejestrach IP FPGA, dzięki czemu debuger ARM* Development Studio 5* (DS-5*) Intel SoC FPGA Edition może wyświetlać je w przyjaznym dla użytkownika formacie podczas debugowania
    • Użytkownik pisze niestandardowy kod źródłowy za pomocą HWLIB i potencjalnie przy użyciu plików nagłówkowych adresów IP FPGA
    • Użytkownik kompiluje aplikację bare-metal za pomocą kompilatorów bare-metal
    • Użytkownik debuguje aplikację bare-metal przy użyciu układu ARM DS-5 Intel SoC FPGA Edition

    2. Pierwsze kroki

    Wybierz tablicę docelową

    • Zalecamy rozpoczęcie programowania na zestawie SoC Development Kit dostarczonym przez firmę Intel, ponieważ przykłady startowe są przeznaczone do uruchamiania na tych płytach.
    • Aby zobaczyć dostępne płyty SoC FPGA, przejdź do strony internetowej All Development Kits i kliknij "Zestawy serii SoC".

    Instalowanie układu Intel SoC FPGA EDS

    • Intel SoC FPGA EDS zapewnia niezbędne narzędzia, które są wymagane do całego rozwoju Układów FpGA SoC, w tym do gołego metalu. Więcej informacji można znaleźć na stronie przeglądu.
    • Pobierz intel soc FPGA EDS z Centrum pobierania.
    • Postępuj zgodnie z tymi instrukcjami, aby zainstalować układ Intel SoC FPGA EDS.
    • Jeśli UKŁAD RAM DS-5 Intel SoC FPGA Edition jest używany do debugowania i/lub śledzenia aplikacji fizycznych, należy uzyskać licencję. Licencja jest zazwyczaj dołączona do zakupu zestawu Intel SoC FPGA Development Kit. Zapoznaj się z instrukcjami konfiguracji licencjizawartymi w Podręczniku użytkownika SoC EDS.

    Wybierz Narzędzia kompilacji

    • Intel SoC FPGA EDS zapewnia następujące narzędzia do kompilacji od podkręcania:
    • Intel SoC FPGA wersja Mentor CodeSourcery - oparta na GCC, nie wymaga licencji
    • ARM Compiler 5 – licencja dołączona do licencji Intel SoC FPGA EDS
    • Można użyć innych pakietów narzędzi do budowania ukierunkowanych na platformy ARM - przejdź do strony internetowej Ekosystemu i kliknij "Narzędzia deweloperskie", aby zobaczyć więcej.
    • Przykładowe projekty wprowadzające są dostępne zarówno dla kompilatorów GCC, jak i ARMCC dostarczanych w ramach Intel SoC FPGA EDS.

    Wybierz Narzędzia debugowania i śledzenia

    • Intel SoC FPGA EDS zawiera ARM DS-5 Intel SoC FPGA Edition, który w pełni obsługuje debugowanie i śledzenie programów bare-metal - wymagana licencja
    • Można użyć innych pakietów narzędzi do budowania ukierunkowanych na platformę ARM - przejdź do strony internetowej ekosystemu i kliknij "Narzędzia programistyczne"
    • Przykładowe projekty wprowadzające używają ARM DS-5 Intel SoC FPGA Edition zarówno do debugowania, jak i śledzenia

    Ćwiczenie z aplikacją Wprowadzenie

    • Przykładowa aplikacja wprowadzająca jest dostępna dla urządzeń Cyclone V, Arria V i Intel® Arria® 10, obsługujących zarówno kompilatory ARMCC, jak i GCC.
    • Przykładowa aplikacja wykonuje następujące czynności:
    • HPS SDRAM, MMU, pamięci podręczne,
    • Timery HPS, przerwania
    • Mostki HPS-FPGA
    • FPGA soft IP: SysID
    • Przerwania FPGA
    • Użyj poniższych łączy, aby pobrać potrzebną wersję:

    3. Tworzenie własnego projektu

    Rodzaje projektów Bare-Metal

    Istnieją dwa różne typy projektów, którymi można zarządzać za pomocą modułu ARM DS-5 Intel SoC FPGA Edition:

    • Projekty oparte na Makefile: projekt jest zarządzany przez ręczną edycję pliku makefile, a ARM DS-5 Intel SoC FPGA Edition po prostu wywołuje "make all" i "make clean" na tym pliku makefile, aby odpowiednio zbudować i wyczyścić projekt.
    • Projekty oparte na wtyczkach: ARM DS-5 Intel SoC FPGA Edition całkowicie zarządza projektem, w tym plikami do kompilacji, opcjami kompilatora, budowaniem i czyszczeniem.

    Zaletą projektu opartego na makefile jest to, że może on wywoływać dowolne inne narzędzia, nie tylko kompilator bare-metal, oferując w ten sposób większą elastyczność. Jedyną zaletą korzystania z projektu opartego na wtyczkach jest to, że ustawienia są łatwo dostępne z interfejsu graficznego ARM DS-5 Intel SoC FPGA Edition, w przeciwieństwie do edycji pliku makefile za pomocą edytora tekstu.

    Zalecana metoda tworzenia własnego projektu

    Zalecamy rozpoczęcie korzystania z dostarczonego skryptu, aby automatycznie utworzyć projekt oparty na wtyczce lub pliku makefile. Pełna instrukcja dostępna jest tutaj.

    Skrypt wykonuje następujące czynności:

    • Tworzenie folderu projektu
    • Utwórz plik projektu C ze wszystkimi wymaganymi ustawieniami kompilacji
    • Utwórz prosty plik główny.c, który po prostu drukuje wiadomość "hello world"
    • Dodaj wszystkie odpowiednie pliki HWLIBs
    • Utwórz plik system.h zawierający podstawowe adresy urządzeń peryferyjnych FPGA fabric (wymaga zainstalowania oprogramowania Intel® Quartus® Prime, w przeciwnym razie ten krok zostanie pominięty)
    • Tworzenie konfiguracji debugowania na potrzeby debugowania aplikacji
    • Tworzenie konfiguracji debugowania do uruchamiania bootloadera [opcjonalnie]
    • Utwórz zewnętrzny program uruchamiający narzędzia do konfigurowania sieci szkieletowej FPGA z ARM DS-5 Intel SoC FPGA Edition [opcjonalnie]
    • Utwórz zewnętrzny program uruchamiający narzędzia do ponownego generowania pliku system.h w razie potrzeby [opcjonalnie]

    Należy zauważyć, że wszystkie projekty wprowadzające opisane w sekcji Wprowadzenie zostały utworzone przy użyciu tej metody.

    Alternatywne metody tworzenia projektu

    Możesz także tworzyć własne projekty, korzystając z następujących alternatyw:

    • Opcja 1: Ręcznie utwórz plik makefile, a następnie postępuj zgodnie z tymi instrukcjami, aby włączyć projekt w ARM DS-5 Intel SoC FPGA Edition jako projekt oparty na pliku makefile. Ręczne tworzenie pliku makefile wykracza poza zakres tego przewodnika i wymaga zapoznania się ze wszystkimi narzędziami kompilacji i ich opcjami. Jeśli wymagany jest plik makefile, zalecaną metodą jest użycie dostarczonego skryptu do jego utworzenia.
    • Opcja 2: Ręcznie utwórz projekt oparty na wtyczce od podstaw, postępując zgodnie z tymi instrukcjami. Polega to na ręcznym odtworzeniu procedury, którą stosuje dostarczony skrypt w celu utworzenia projektu. Zauważ, że skrypt oferuje więcej funkcji i jest zalecaną metodą tworzenia projektu. Ta opcja jest udokumentowana tylko w celach informacyjnych.
    • Opcja 3: Zacznij od istniejącego projektu i zmodyfikuj go zgodnie z potrzebami. Można to zrobić szczególnie w przypadku krótkich testów i eksperymentów, ale ta metoda nie jest zalecana.

    4. Przykłady

    Jakie przykłady bare-metal są dostępne

    A. Rozpoczęcie pracy z aplikacjami bare-metal,ukierunkowanie na karty intel SoC Development Board i ćwiczenie:

    • HPS SDRAM
    • HPS MMU i pamięci podręczne
    • Timer HPS z przerwaniami
    • FPGA IP: SysID i PIO – przyciski, przełączniki DIP (dual in-line package) oraz diody LED
    • Przerwania FPGA

    B. Przykłady z technologią Bare-metal dołączone do układu Intel SoC FPGA EDS,przeznaczone dla płyt intel SoC Development Boards i dostępne w folderze instalacyjnym <SoC FPGA>\embedded\examples\software\:

    Przykładowa nazwa

    Opis

    Urządzenie

    Kompilator

    Biblioteka HardwareLib-16550

    Używa interfejsów API UART i przerwań do implementacji aplikacji konsolowej.

    Cyklon V

    ARMCC
    GCC

    HardwareLib-ECCL2

    Konfiguruje tabele MMU i pokazuje możliwości ECC pamięci podręcznej L2.

    Cyklon V

    ARMCC
    GCC

    HardwareLib-FPGA

    Konfiguruje układ FPGA HPS przy użyciu bezpośredniego dostępu do pamięci (DMA), otwiera mostki H2F i rozmawia z miękkim komponentem IP GPIO wewnątrz sieci szkieletowej FPGA.

    Cyklon V

    ARMCC
    GCC

    HardwareLib-SPI

    Komunikuje się z SPI EEPROM na zewnętrznej płycie.

    Cyklon V

    ARMCC
    GCC

    HardwareLib-Timer

    Ustawia timery i przerwania.

    Cyklon V
    Arria V
    Intel Arria 10

    ARMCC
    GCC

    HelloWorld-Baremetal Drukuje komunikat "hello world" za pomocą semihostingu. Cyklon V
    Arria V
    Intel Arria 10
    ARMCC
    GCC

    C. Dodatkowe przykłady typu bare-metal,skierowane do intelowych płytek rozwojowych SoC i dostępne na stronie Design Examples,wszystkie wykorzystujące kompilator GCC:

    Przykład

    Opis

    Urządzenie (plik projektu)

    Urządzenie (plik Readme)

    DMA

    Inicjuje DMA, wykonuje transfery pamięci do pamięci i zero do transferu pamięci.

    Arria V
    Cyklon V
    Intel Arria 10

    Arria V
    Cyklon V
    Intel Arria 10

    ECC

    Konfiguruje i włącza ECC dla wbudowanej pamięci RAM, SD/MMC, czterosodowego interfejsu peryferyjnego (SPI), DMA i pamięci podręcznej L2. Wstrzykuje błędy pojedynczego/podwójnego bitu i konfiguruje przerwania dla wykrywania błędów pojedynczego/podwójnego bitu.

    Arria V
    Cyklon V
    Intel Arria 10

    Arria V
    Cyklon V
    Intel Arria 10

    GPIO

    Konfiguruje wejście/wyjście ogólnego przeznaczenia (GPIO) jako porty wyjściowe do obsługi diod LED HPS oraz ustawia GPIO jako porty wejściowe dla przycisków HPS.

    Arria V
    Cyklon V
    Intel Arria 10

    Arria V
    Cyklon V
    Intel Arria 10

    I2C

    Komunikuje się przez I2C z ekranem LCD, pamięcią EEPROM, a także między dwoma modułami I2C.

    Arria V
    Cyklon V
    Intel Arria 10

    Arria V
    Cyklon V
    Intel Arria 10

    Poczwórny SPI

    Wykonuje odczyt i zapis do quad SPI przy użyciu ogólnego bloku I/O, trybu pośredniego i trybu DMA. Konfiguruje również MMU i pamięci podręczne.

    Arria V
    Cyklon V

    Arria V
    Cyklon V

    SD/MMC

    Inicjuje kartę SD/MMC, odczytuje i zapisuje za pomocą blokowych funkcji I/O.

    Arria V
    Cyklon V

    Arria V
    Cyklon V

    Minutnik

    Używa timerów w trybach swobodnego biegu, one-shot i watchdog. Wykonuje globalne pomiary timerem.

    Arria V
    Cyklon V
    Intel Arria 10

    Arria V
    Cyklon V
    Intel Arria 10

    Niehostowane Używa UART do wydruku zamiast półhostingu. Demonstruje również, jak uruchomić program bare-metal z karty SD.

    Arria V

    Cyklon V

    Arria V

    Cyklon V

    SPI Komunikuje się między dwoma modułami SPI połączonymi przez strukturę FPGA.

    Arria V

    Cyklon V

    Intel Arria 10

    Arria V

    Cyklon V

    Intel Arria 10

    Mostki HPS-FPGA Ćwiczy zmapowane w pamięci interfejsy systemu procesorów twardych (HPS) wystawione na działanie sieci szkieletowej FPGA. Wykonuje testy pamięci, zapisując i odczytując pamięć HPS przy użyciu różnych portów HPS i mierzy wydajność ruchów danych. Przykład

    Arria 10

    Cyklon V

    Jak zaimplementować Execute in Place (XIP) na FPGA Cyclone V

    Zapoznaj się ze stroną Cyclone V QSPI XIP Example Design na Intel FPGA Wiki, aby uzyskać pełne instrukcje dotyczące uruchamiania aplikacji bare-metal z QSPI flash.

    Jak uruchamiać aplikacje Bare-Metal na FPGA Cyclone V

    Patrz Uwaga aplikacyjna 709, Rozdział Przykłady rozruchu, aby zapoznać się z przykładami uruchamiania aplikacji Cyclone V SoC bare-metal z:

    • SD/MMC
    • QSPI
    • Układ FPGA

    5. Dodatkowe zasoby

    Zasoby pomocy technicznej

    Pomoc jest w odległości jednego kliknięcia! Zasoby pomocy technicznej zapewniają zasoby techniczne online, od zajęć szkoleniowych po przykłady projektowania i fora, które poprowadzą Cię przez każdy etap procesu projektowania.

    Baza wiedzy

    Baza wiedzy zawiera ogromną liczbę rozwiązań pomocy technicznej, artykułów referencyjnych, komunikatów o błędach i przewodników rozwiązywania problemów, a także jest w pełni przeszukiwalna.

    Społeczność firmy Intel

    Intel Community to witryna społecznościowa umożliwiająca współpracę między użytkownikami układów INTEL FPGA. Zapoznaj się z sekcjami "Embedded Design Suite (EDS)" i "SoC Discussion". Skorzystaj z wyszukiwarki, aby znaleźć odpowiedni materiał. Zachęcamy również do aktualizacji i wnoszenia wkładu.

    Mój Intel

    Twoje konto My Intel umożliwia złożenie zgłoszenia serwisowego w celu uzyskania pomocy na określone tematy. Możesz go również użyć do zarejestrowania się na zajęcia szkoleniowe i uzyskania dostępu do innych zasobów. Najpierw wymagana jest rejestracja.

    Podstawowe uczenie się - zajęcia szkoleniowe

    Poniżej znajdują się podstawowe zajęcia szkoleniowe, które możesz wziąć przed rozpoczęciem rozwoju bare-metal.

    Zasób

    Typ

    Rozwinięte umiejętności

    Przepływ projektowania oprogramowania dla SoC opartego na ARM

    Bezpłatny 27-minutowy kurs online

    • Wyjaśnij narzędzia programistyczne dostępne w pakiecie SoC Embedded Development Suite (EDS)
    • Wyjaśnij przepływ rozruchowy HPSTworzenie oprogramowania bootloadera drugiego stopnia z plików przekazywania oprogramowania sprzętowego
    • Użyj SoC EDS i bibliotek sprzętowych, aby utworzyć aplikację fizyczną lub specyficzną dla systemu operacyjnego
    • Wybierz system operacyjny do uruchomienia na procesorze ARM
    • Wykonywanie debugowania SoC adaptacyjnego układu FPGA

    SoC Bare-metal Programming i biblioteki sprzętowe

    Bezpłatny 28-minutowy kurs online

    • Użyj narzędzi SoC EDS do opracowania programów bare-metal
    • Wykorzystaj funkcje bibliotek sprzętowych do tworzenia oprogramowania niskiego poziomu
    • Zapoznaj się z funkcjami SoC EDS dostępnymi do debugowania aplikacji bare-metal

    Tworzenie oprogramowania dla SoC opartego na ARM

    8 godzin kursu prowadzonego przez instruktora / wirtualnej klasy

    • Wyjaśnienie przekazywania pliku między sprzętem a oprogramowaniem
    • Wyjaśnij etapy w sekwencji rozruchowej HPS i scenariusze rozruchu
    • Tworzenie bootloadera drugiego stanu
    • Pisanie aplikacji bez systemu fizycznego przy użyciu bibliotek sprzętowych Intel FPGA
    • Wprowadzenie do różnych systemów operacyjnych dla procesora ARM
    • Używanie ds-5 Development Studio do wykonywania debugowania oprogramowania adaptacyjnego do układu FPGA

    Podstawowa nauka -Intel SoC FPGA EDS Podręcznik użytkownika

    Podręcznik użytkownika SoC EDS to podstawowy dokument opisujący wszystkie narzędzia i komponenty Intel SoC FPGA EDS. Zdecydowanie zalecamy zapoznanie się z następującymi sekcjami dotyczącymi rozwoju bare-metal:

    Sekcja SoC EDS

    Opis

    Wprowadzenie

    Przegląd i przepływ rozwoju sprzętu i oprogramowania.

    Instalowanie

    Jak zainstalować Intel SoC FPGA EDS i ARM DS-5 Intel SoC FPGA Edition.

    Licencjonowania

    Opcje licencjonowania układu Intel SoC FPGA EDS i sposób instalowania licencji.

    Osadzona powłoka poleceń

    Jak uruchomić powłokę i użyć jej, aby uzyskać dostęp do pozostałych narzędzi Intel SoC FPGA EDS.

    ARM DS-5 Intel SoC FPGA Edition

    Podstawowe operacje, takie jak uruchamianie UKŁADU INTEL SoC FPGA Edition ARM DS-5, zarządzanie projektami typu bare-metal i debugowanie.

    Biblioteki sprzętowe

    Przegląd HWLIB i jak uzyskać informacje Doxygen dołączone do instalacji Intel SoC FPGA EDS.

    Kompilatory Bare-Metal

    Przegląd dwóch kompilatorów bare-metal dołączonych do Intel SoC FPGA EDS: ARMCC i GCC.

    Podstawowa nauka - Przewodniki dla 1777-sekundowych Intel SoC FPGA EDS

    Przewodniki SoC EDS Getting Started Guides na Intel FPGA Wiki to zestaw podstawowych instrukcji, które pomogą Ci łatwo rozpocząć pracę z Intel SoC FPGA EDS.

    Przewodnik

    Opis

    Pierwsze kroki z konfiguracją płyty

    Skonfiguruj płytkę rozwojową Intel SoC.

    Wprowadzenie do uruchamiania narzędzi

    Uruchom niektóre narzędzia dostarczone z Intel SoC FPGA EDS.

    Pierwsze kroki z podstawowym programowaniem bare-metal

    Importuj, kompiluj i debuguj dostarczony przykład aplikacji Hello World bare-metal.

    Pierwsze kroki z HWLIBs Bare-Metal Development

    Kompletny przykład, który pokazuje, jak:

    • Importuj przykładowe projekty (dostępne dla urządzeń Cyclone V, Arria V i Intel Arria 10, obsługujące zarówno kompilatory GCC, jak i ARMCC)
    • Tworzenie przykładowej aplikacji
    • Uruchom bootloader z ARM DS-5 Intel SoC FPGA Edition
    • Konfigurowanie układu FPGA z poziomu układu ARM DS-5 Intel SoC FPGA Edition
    • Debugowanie aplikacji
    • Wykonywanie śledzenia programów
    • Wykonuj wyzwalanie krzyżowe

    Automatyczne tworzenie projektu HWLIBs Bare-Metal

    Utwórz kompletny projekt oparty na HWLIBach od nieholicznego za pomocą skryptu.

    Ręczne tworzenie projektu HWLIBs Bare-Metal

    Ręcznie utwórz projekt oparty na HWLIBs od nie metalu.

    Cyklon V HWLIBs FPGA Bare-Metal Przykład

    Skonfiguruj układ FPGA i sprawuj miękką kontrolę IP z HPS za pomocą HWLIB.

    Dodatkowa dokumentacja i zasoby

    Podręczniki techniczne

    Podręczniki techniczne zawierają szczegółowe opisy sprzętu, w tym zachowanie, adresy bazowe, mapowanie przerwań i rejestry kontrolne/statusowe dla wszystkich urządzeń peryferyjnych.

    Strony dokumentacji SoC

    Strony dokumentacji SoC wygodnie zapewniają jedno miejsce, aby uzyskać dostęp do całej istotnej dokumentacji SoC, takiej jak podręczniki referencyjne tecnhical, arkusze danych i uwagi aplikacyjne.

    Dodatkowe zasoby

    Zasób

    Opis

    SoC FPGA EDS Ściągniesz za darmo

    Pobierz SoC FPGA EDS.

    Zestawy rozwojowe Intel FPGA

    Zobacz wszystkie dostępne zestawy fpga Development Kit. Kliknij Zestawy serii SoC w lewym okienku nawigacji, aby zobaczyć płyty obsługujące Układ FPGA SoC.

    Przykłady projektów Układu SoC FPGA

    Uzyskaj dostęp do różnych przykładów projektów. Kliknij Przykłady projektów SoC w lewym okienku nawigacji, aby zobaczyć przykłady kierowane na Układ FPGA SoC.

    Programy szkoleniowe Intel FPGA

    Uzyskaj dostęp do wszystkich programów szkoleniowych Intel FPGA. Wybierz pozycję Rozwój oprogramowania w lewym okienku nawigacji, a następnie wyszukaj pozycję "SoC" dla określonych kursów związanych z układem FPGA układu SoC. Lub wybierz inne obszary zainteresowania.

    Katalog szkoleń Intel FPGA

    Uzyskaj dostęp do całego katalogu szkoleń Intel FPGA. Wyszukaj "SoC" dla konkretnych kursów związanych z SoC FPGA. Lub wybierz inne interesujące cię kursy.

    Omówienie układu Intel SoC FPGA EDS

    Zobacz omówienie układu Intel SoC FPGA EDS, w tym nowości w najnowszej wersji, informacje o wersji i historię wydań.

    Ekosystem SoC FPGA

    Uzyskaj łącza do różnych zasobów związanych z układem SOC FPGA, takich jak systemy operacyjne, narzędzia programistyczne, rdzenie IP i płyty.

    Intel FPGA Engineer to Engineer Filmy

    Uzyskaj dostęp do ponad 200 filmów stworzonych przez inżynierów Intel FPGA. Niektóre filmy są ogólne, podczas gdy inne są związane z produktami SoC FPGA.

    Społeczność firmy Intel

    Współpracuj z innymi użytkownikami układów INTEL FPGA za pośrednictwem tej witryny społeczności. Zapoznaj się z sekcjami Embedded Design Suite (EDS) i SoC Discussion. Skorzystaj z wyszukiwarki, aby znaleźć odpowiedni materiał. Wszyscy są zachęcani do aktualizacji i wnoszenia wkładu.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.