Konfiguracja urządzenia - Centrum pomocy technicznej
Witamy w Centrum wsparcia konfiguracji urządzeń!
Tutaj znajdziesz informacje o tym, jak wybierać, projektować i implementować schematy konfiguracji i funkcje. Istnieją również wskazówki dotyczące sposobu wywołania systemu i debugowania łączy konfiguracyjnych. Ta strona jest podzielona na kategorie, które są zgodne z przepływem projektu systemu konfiguracji od początku do końca.
Ciesz się podróżą!
Uzyskaj zasoby pomocy technicznej dla urządzeń Intel® Agilex™, Intel® Stratix® 10, Intel® Arria® 10 i Intel® Cyclone® 10 z poniższych stron. W przypadku innych urządzeń wyszukaj następujące łącza: Dokumentacja, Kursy szkoleniowe, Intel® FpGA Szybkie filmy, Intel® Przykłady projektowania FPGAi Baza wiedzy FPGA.
1. Szczegóły konfiguracji specyficzne dla urządzenia
Tabela 1 - Omówienie schematów konfiguracji i funkcji
Funkcje konfiguracji | schematów konfiguracji rodziny | urządzeń | |||||||
---|---|---|---|---|---|---|---|---|---|
Plan |
Szerokość danych |
Maksymalna częstotliwość taktowania |
Maksymalna szybkość transmisji danych |
Bezpieczeństwo projektu |
Częściowa rekonfiguracja (2) |
Zdalna aktualizacja systemu |
Pojedyncze zdarzenie denerwuje |
Konfiguracja za pomocą protokołu |
|
Intel Agilex |
Avalon® Streaming |
32 bity |
125 MHz |
4000 Mb/s |
√ |
√ |
Równoległy rdzeń Flash Loader II IP |
√ |
N/A |
16 bitów |
125 MHz |
2000 Mb/s |
√ |
√ |
|||||
8 bitów |
125 MHz |
1000 Mb/s |
√ |
√ |
|||||
Aktywny szeregowy (AS) |
4 bity |
166(1) MHz |
664 Mb/s |
√ |
√ |
√ |
√ |
√ |
|
JTAG |
1 bit |
30 MHz |
30 Mb/s |
√ |
√ |
N/A |
√ |
N/A |
|
Intel® Stratix® 10 |
Avalon®-ST |
32 bity |
125 MHz |
4000 Mb/s |
√ |
√ |
Równoległy rdzeń Flash Loader II IP |
√ |
N/A |
16 bitów |
125 MHz |
2000 Mb/s |
√ |
√ |
|||||
8 bitów |
125 MHz |
1000 Mb/s |
√ |
√ |
|||||
Aktywny szeregowy (AS) |
4 bity |
125(1) MHz |
500 Mb/s |
√ |
√ |
√ |
√ |
√ |
|
JTAG |
1 bit |
30 MHz |
30 Mb/s |
√ |
√ |
N/A |
√ |
N/A |
|
Intel® Arria® 10 |
Konfiguracja przez HPS |
32 bity |
100 MHz |
3200 Mb/s |
√ |
√ |
przez HPS |
√ |
N/A |
16 bitów |
100 MHz |
1600 Mb/s |
√ |
||||||
Szybki pasywny równoległy (FPP) |
32 bity |
100 MHz |
3200 Mb/s |
√ |
√ |
Rdzeń IP równoległej ładowarki flash |
√ |
N/A |
|
16 bitów |
100 MHz |
1600 Mb/s |
√ |
||||||
8 bitów |
100 MHz |
800 Mb/s |
√ |
||||||
Aktywny szeregowy (AS) |
4 bity |
100 MHz |
400 Mb/s |
√ |
√(3) |
√ |
√ |
√ |
|
1 bit |
100 MHz |
100 Mb/s |
√ |
||||||
Pasywny szeregowy (PS) |
1 bit |
100 MHz |
100 Mb/s |
√ |
√(3) |
Rdzeń IP równoległej ładowarki flash |
√ |
N/A |
|
JTAG |
1 bit |
33 MHz |
33 Mb/s |
|
√(3) |
N/A |
√ |
N/A |
|
Intel® Cyclone® 10 GX |
Szybki pasywny równoległy (FPP) |
32 bity |
100 MHz |
3200 Mb/s |
√ |
√ |
Rdzeń IP równoległej ładowarki flash |
√ |
N/A |
16 bitów |
100 MHz |
1600 Mb/s |
√ |
||||||
8 bitów |
100 MHz |
800 Mb/s |
√ |
||||||
Aktywny szeregowy (AS) |
4-bitowy |
100 MHz |
400 Mb/s |
√ |
√(3) |
√ |
√ |
√ |
|
1 bit |
100 MHz |
100 Mb/s |
√ |
||||||
Pasywny szeregowy (PS) |
1 bit |
100 MHz |
100 Mb/s |
√ |
√(3) |
Rdzeń IP równoległej ładowarki flash |
√ |
N/A |
|
JTAG |
1 bit |
33 MHz |
33 Mb/s |
N/A |
√(3) |
N/A |
√ |
N/A |
|
Intel® Cyclone® 10 LP |
Szybki pasywny równoległy (FPP) |
8 bitów |
66(4)/100(6) MHz |
528(4)/800(6) Mb/s |
N/A |
N/A |
Rdzeń IP równoległej ładowarki flash |
√ |
N/A |
Pasywny szeregowy (PS) |
1 bit |
66(4)/133(5) MHz |
66(4)/133(5) Mb/s |
N/A |
N/A |
Rdzeń IP równoległej ładowarki flash |
√ |
N/A |
|
Aktywny szeregowy (AS) |
1 bit |
40 MHz |
40 Mb/s |
N/A |
N/A |
√ |
√ |
N/A |
|
JTAG |
1 bit |
25 MHz |
25 Mb/s |
N/A |
N/A |
N/A |
√ |
N/A |
- Maksymalna częstotliwość taktowania podczas korzystania z OSC_CLK_1 jako źródła zegara konfiguracji. Maksymalna częstotliwość taktowania zmniejsza się, jeśli używasz wewnętrznego oscylatora jako źródła zegara konfiguracji, podczas pracy SmartVID lub gdy urządzenie jest w trybie użytkownika.
- Częściową rekonfigurację można przeprowadzić po pełnym skonfigurowaniu urządzenia. Więcej informacji można znaleźć w Podręczniku użytkownika częściowej rekonfiguracji.
- Częściowa konfiguracja może być wykonana tylko wtedy, gdy jest skonfigurowana jako host wewnętrzny.
- Napięcie zasilania dla logiki wewnętrznej, VCCINT = 1,0 V.
- Napięcie zasilania dla logiki wewnętrznej, VCCINT = 1,2 V.
- Napięcie zasilania dla logiki wewnętrznej, VCCINT = 1,2 V. Cyclone 10 LP 1,2 V urządzenia napięciowe rdzeniowe obsługują 133 MHz DCLK fMAX tylko dla 10CL006, 10CL010, 10CL016, 10CL025 i 10CL040.
2. Schematy konfiguracji i IP
Podręczniki użytkownika konfiguracji
Urządzenia Intel Agilex
Urządzenia Intel Stratix 10
Konfiguracja przez HPS
Skonfiguruj część FPGA urządzenia SoC, korzystając z systemu procesorów twardych (HPS)
Urządzenia Intel Agilex
Urządzenia Intel Stratix 10
- Intel Stratix 10 SoC FPGA Boot Podręcznik użytkownika
- Intel Stratix 10 Hard Processor System Technical Reference Manual
Urządzenia Intel Arria 10
Szybki pasywny równoległy
Urządzenia Intel Arria 10
Urządzenia Intel Cyclone 10 GX
Urządzenia Intel Cyclone 10 LP
Dodatkowe zasoby:
Aktywny szeregowy
Urządzenia Intel Agilex
Urządzenia Intel Stratix 10
Urządzenia Intel Arria 10
Urządzenia Intel Cyclone 10 GX
Urządzenia Intel Cyclone 10 LP
Dodatkowe zasoby:
AN 370: Używanie rdzenia IP intel FPGA Serial Flash Loader z oprogramowaniem Intel® Quartus® Prime
AN 418: SRunner: Wbudowane rozwiązanie do programowania urządzeń konfiguracji szeregowej
Pasywny szeregowy
Urządzenia Intel Arria 10 GX
Urządzenia Intel Cyclone 10 GX
Urządzenia Intel Cyclone 10 LP
Dodatkowe zasoby:
JTAG
Urządzenia Intel Agilex
- Intel Agilex Configuration Podręcznik użytkownika
- AN 936: Wykonywanie poleceń SDM za pośrednictwem interfejsu JTAG
Urządzenia Intel Stratix 10
- Intel Stratix 10 Konfiguracja Podręcznik użytkownika
- AN 936: Wykonywanie poleceń SDM za pośrednictwem interfejsu JTAG
Urządzenia Intel Arria 10
Urządzenia Intel Cyclone 10 GX
Urządzenia Intel Cyclone 10 LP
Dodatkowe zasoby:
3. Zaawansowane funkcje konfiguracji
Bezpieczeństwo urządzenia
Urządzenia Intel Agilex
Urządzenia Intel Stratix 10
Urządzenia Intel Arria 10
Urządzenia Intel Cyclone 10 GX
Dodatkowe zasoby:
AN 556: Korzystanie z funkcji zabezpieczeń projektu w układach Intel FPGA
Częściowa rekonfiguracja
Strona pomocy technicznej częściowej rekonfiguracji
Urządzenia Intel Agilex
Urządzenia Intel Stratix 10
- Częściowa rekonfiguracja rozwiązań IP Podręcznik użytkownika
- AN 825: Częściowa rekonfiguracja projektu na płycie intel Stratix 10 GX FPGA Development Board
- AN 826: Hierarchiczny samouczek częściowej rekonfiguracji dla płyty rozwojowej FPGA Stratix 10 GX
- AN 818: Aktualizacja statyczna Samouczek częściowej rekonfiguracji dla płyty rozwojowej FPGA Stratix 10 GX
- AN 819: Częściowa rekonfiguracja przez projekt referencyjny PCI Express* dla urządzeń Intel Stratix 10
- AN 820: Hierarchiczna częściowa rekonfiguracja przez pci Express Reference Design dla urządzeń Intel Stratix 10
Intel® Arria® 10 Urządzenia
- Częściowa rekonfiguracja rozwiązań IP Podręcznik użytkownika
- Arria® 10 CvP Inicjalizacja i częściowa rekonfiguracja za pomocą protokołu Podręcznik użytkownika
- AN 817: Samouczek częściowej rekonfiguracji aktualizacji statycznej dla płyty rozwojowej FPGA Arria 10 GX
- AN 798: Częściowa rekonfiguracja za pomocą Arria 10 HPS
- AN 797: Częściowa rekonfiguracja projektu na płycie intel Arria 10 GX FPGA Development Board
- AN 784: Częściowa rekonfiguracja przez projekt referencyjny PCI Express dla urządzeń Intel Arria 10
- AN 805: Hierarchiczna częściowa rekonfiguracja projektu na płycie intel Arria 10 SoC Development Board
- AN 806: Samouczek hierarchicznej częściowej rekonfiguracji dla karty intel Arria 10 GX FPGA Development Board
- AN 813: Hierarchiczna częściowa rekonfiguracja przez projekt referencyjny PCI Express dla urządzeń Arria 10
Urządzenia Intel® Cyclone®10 GX
Dodatkowe zasoby:
- Intel Quartus Prime Pro Edition Podręcznik użytkownika: Częściowa rekonfiguracja
- Intel Quartus Prime Standard Edition Podręcznik użytkownika: Częściowa rekonfiguracja
- Intel Quartus Prime Standard Edition Podręcznik użytkownika: Częściowa rekonfiguracja Intel FPGA IP
- Podręcznik użytkownika częściowej rekonfiguracji IP Core.pdf
Zdalna aktualizacja systemu
Urządzenia Intel Agilex
Urządzenia Intel Stratix 10
- Intel Stratix 10 Konfiguracja Podręcznik użytkownika
- Przykład skryptu Tcl używanego na przykładzie do przeprowadzania zdalnej aktualizacji systemu udokumentowanej w sekcji Zdalna aktualizacja systemu
- Intel Stratix 10 SoC Remote System Update (RSU) Podręcznik użytkownika
Urządzenia Intel Arria 10
Urządzenia Intel Cyclone 10 GX
Urządzenia Intel Cyclone 10 LP
Dodatkowe zasoby:
Łagodzenie zaburzeń pojedynczego zdarzenia (SEU)
Urządzenia Intel Agilex
Urządzenia Intel Stratix 10
Urządzenia Intel Arria 10
- Intel Arria 10 Core Fabric i podręcznik we/wy ogólnego przeznaczenia
- AN 737: Wykrywanie i odzyskiwanie SEU w urządzeniach Intel Arria 10
- Łagodzenie pojedynczych zdarzeń w urządzeniach Arria 10 (wideo)
Urządzenia Intel Cyclone 10 GX
Urządzenia Intel Cyclone 10 LP
Dodatkowe zasoby:
- Wprowadzenie do pojedynczych zdarzeń
- Advanced SEU Detection Intel® FPGA IP Podręcznik użytkownika
- Intel® FPGA Fault Injection IP Core Podręcznik użytkownika
- Opis przerwań funkcjonalnych pojedynczego zdarzenia w projektach FPGA
- Ograniczanie skutków SEU w urządzeniach Intel FPGA: znakowanie hierarchii (wideo)
Konfiguracja za pomocą protokołu (CvP)
Konfiguracja za pośrednictwem strony pomocy technicznej protokołu
Urządzenia Intel Agilex
Urządzenia Intel Stratix 10
- Intel Stratix 10 Configuration via Protocol (CvP) Implementation Podręcznik użytkownika
- Kod sterownika oprogramowania
Urządzenia Intel Arria 10
- Arria 10 CvP Inicjalizacja i częściowa rekonfiguracja przez PCI Express* Podręcznik użytkownika
- Kod sterownika oprogramowania
Urządzenia Intel Cyclone 10 GX
Dostęp Flash IP
Urządzenia Intel Agilex
- Mailbox Client Intel FPGA IP Podręcznik użytkownika
- Mailbox Avalon ST Client Intel FPGA IP Podręcznik użytkownika
- AN 932: Wytyczne dotyczące migracji dostępu flash z urządzeń opartych na blokach sterujących do urządzeń opartych na SDM
Urządzenia Intel Stratix 10
- Mailbox Client Intel FPGA IP Podręcznik użytkownika
- Serial Flash Mailbox Client Intel FPGA IP Podręcznik użytkownika
- AN 932: Wytyczne dotyczące migracji dostępu flash z urządzeń opartych na blokach sterujących do urządzeń opartych na SDM
Urządzenia Intel Arria 10
- Generic Serial Flash Interface Intel FPGA IP Core Podręcznik użytkownika
- Active Serial Memory Interface (ASMI) Parallel Intel FPGA IP Core Podręcznik użytkownika
- Active Serial Memory Interface (ASMI) Parallel II Intel FPGA IP Core Podręcznik użytkownika
- AN 720: Symulowanie bloku ASMI w projekcie
Urządzenia Intel Cyclone 10 GX
- Generic Serial Flash Interface Intel FPGA IP Core Podręcznik użytkownika
- Active Serial Memory Interface (ASMI) Parallel I Intel® FPGA IP Core Podręcznik użytkownika
- Active Serial Memory Interface (ASMI) Parallel II Intel FPGA IP Core Podręcznik użytkownika
- AN 720: Symulowanie bloku interfejsu ASMI (Active Serial Memory Interface) w projekcie
Urządzenia Intel Cyclone 10 LP
- Generic Serial Flash Interface Intel FPGA IP Core Podręcznik użytkownika
- Active Serial Memory Interface (ASMI) Parallel Intel FPGA IP Core Podręcznik użytkownika
- Active Serial Memory Interface (ASMI) Parallel II Intel FPGA IP Core Podręcznik użytkownika
- AN 720: Symulowanie bloku interfejsu ASMI (Active Serial Memory Interface) w projekcie
Identyfikator układu IP
Urządzenia Intel Agilex
- Mailbox Client Intel FPGA IP Podręcznik użytkownika
- Mailbox Avalon ST Client Intel FPGA IP Podręcznik użytkownika
Urządzenia Intel Stratix 10
Urządzenia Intel Arria 10
Urządzenia Intel Cyclone 10 GX
4. Przepływ projektowania oprogramowania Intel® Quartus® Prime
Tabela 2 - Konfiguracja urządzenia i programowanie przepływu generowania plików
1. Ustawienia ogólne |
|
2. Ustawienia konfiguracji |
|
3. Ustawienie plików programowania |
|
4. Inne opcjonalne zaawansowane ustawienia funkcji |
|
5. Generuj pliki konfiguracyjne i programistyczne |
|
Gdzie mogę znaleźć informacje na temat ustawień konfiguracji urządzenia oraz generowania plików konfiguracyjnych i programistycznych?
Urządzenia Intel Agilex
Urządzenia Intel Stratix 10
Urządzenia Intel Arria 10
Urządzenia Intel Cyclone 10 GX
Urządzenia Intel Cyclone 10 LP
5. Projektowanie płyt
Gdzie mogę znaleźć informacje na temat wytycznych dotyczących projektowania konfiguracji urządzeń?
Urządzenia Intel Agilex
Urządzenia Intel Stratix 10
Urządzenia Intel Arria 10
- AN 738: Wytyczne dotyczące projektowania urządzeń Intel Arria 10
- AN 763: Wytyczne dotyczące projektowania urządzeń SoC Arria 10
Urządzenia Intel Cyclone 10 GX
Urządzenia Intel Cyclone 10 LP
Gdzie mogę znaleźć informacje na temat wskazówek dotyczących połączenia dla pinu konfiguracji?
Urządzenia Intel Agilex
- Wytyczne dotyczące połączenia Pin rodziny urządzeń Intel Agilex - Możesz wyszukiwać za pomocą słów kluczowych "Dedykowana konfiguracja/Piny JTAG", "Piny Bezpiecznego Menedżera Urządzeń (SDM)" i "Piny konfiguracji opcjonalnej/dwufunkcyjnej"
Urządzenia Intel Stratix 10
- Intel Stratix 10 GX, MX, TX i SX Device Family Pin Connection Guidelines - Możesz wyszukiwać za pomocą słów kluczowych "Dedykowana konfiguracja/Piny JTAG", "Piny Bezpiecznego Menedżera Urządzeń (SDM)" i "Opcjonalne/Dwufunkcyjne Piny Konfiguracyjne"
Urządzenia Intel Arria 10
- Intel Arria 10 GX, GT i SX Device Family Pin Connection Guidelines - Możesz wyszukiwać za pomocą słów kluczowych "Dedykowana konfiguracja/Piny JTAG", "Opcjonalne/dwufunkcyjne piny konfiguracyjne" i "Częściowe piny rekonfiguracyjne"
Urządzenia Intel Cyclone 10 GX
- Intel Cyclone 10 GX Device Family Pin Connection Guidelines - Możesz wyszukiwać za pomocą słów kluczowych "Dedykowana konfiguracja/Piny JTAG" i "Opcjonalne/dwufunkcyjne piny konfiguracyjne"
Urządzenia Intel Cyclone 10 LP
- Intel Cyclone 10 LP Device Family Pin Connection Guidelines - Możesz wyszukiwać za pomocą słów kluczowych "Configuration/JTAG Pins"
Gdzie mogę znaleźć informacje na temat specyfikacji konfiguracji?
Specyfikacja konfiguracji w arkuszu danych urządzenia określa następujące specyfikacje:
- Specyfikacje czasowe dla sworzni sterujących konfiguracją
- Specyfikacje czasowe/wydajności dla każdego z obsługiwanych schematów konfiguracji
- Rozmiary strumieni bitów konfiguracji
- Szacowanie czasu konfiguracji dla każdego z obsługiwanych schematów konfiguracji
Urządzenia Intel Agilex
- Arkusz danych urządzenia Intel Agilex - Możesz wyszukiwać za pomocą słowa kluczowego "Specyfikacje konfiguracji" i "Czas rampy zasilania"
Urządzenia Intel Stratix 10
- Arkusz danych urządzenia Intel Stratix 10 - Możesz wyszukiwać za pomocą słowa kluczowego "Specyfikacje konfiguracji" i "Czas rampy zasilania"
Urządzenia Intel Arria 10
- Intel Arria 10 Device Datasheet - Możesz wyszukiwać za pomocą słowa kluczowego "Specyfikacje konfiguracji" i "Czas rampy zasilacza"
- Intel Arria 10 Core Fabric and General Purpose I/Os Handbook - Możesz wyszukiwać za pomocą słów kluczowych "fast POR"
Urządzenia Intel Cyclone 10 GX
- Intel Cyclone 10 GX Device Datasheet - Możesz wyszukiwać za pomocą słowa kluczowego "Specyfikacje konfiguracji" i "Czas rampy zasilania"
- Intel Cyclone 10 GX Core Fabric and General Purpose I/Os Handbook - Możesz wyszukiwać za pomocą słów kluczowych "fast POR"
Urządzenia Intel Cyclone 10 LP
- Intel Cyclone 10 LP Device Datasheet - Możesz wyszukiwać za pomocą słowa kluczowego "Konfiguracja i specyfikacje JTAG" i "Czas rampy zasilania"
- Intel Cyclone 10 LP Core Fabric and General Purpose I/Os Handbook - Możesz wyszukiwać za pomocą słów kluczowych "fast POR"
6. Debugowanie
Narzędzie do rozwiązywania problemów z konfiguracją FPGA
Intel Agilex i Intel Stratix 10 FPGA System Console Debugging Tool przy użyciu JTAG
Intel Stratix 10 FPGA SDM Debug Toolkit pomaga debugować problemy z konfiguracją.
- Jest dostępny w oprogramowaniu Intel Quartus Prime Pro Edition w wersji 18.1 i nowszych.
Szukasz narzędzia do debugowania błędów konfiguracji / projektowania zabezpieczeń / wykrywania błędów cyklicznej kontroli nadmiarowości (CRC) na urządzeniach Intel® Arria® 10?
- Aby uzyskać to narzędzie diagnostyczne konfiguracji, skontaktuj się z przedstawicielem handlowym firmy Intel®.
Za pomocą tego narzędzia do rozwiązywania problemów lub analizy drzewa błędów można zidentyfikować możliwe przyczyny błędów konfiguracji.
Rozwiązanie bazy wiedzy
Przejdź do bazy wiedzy ,wprowadź słowa kluczowe problemu, z który masz do czynienia, aby znaleźć rozwiązanie.
Urządzenia konfiguracyjne obsługiwane przez Intel®
Urządzenia konfiguracyjne obsługiwane przez firmę Intel
W tabeli 3 przedstawiono kryteria dotyczące urządzeń konfiguracyjnych innych firm obsługiwanych przez narzędzia Intel Quartus Convert Programming File Tools i Quartus Programmer w wersji 21.3 Pro Edition i 20.1 Standard Edition.
Tabela 3 — Urządzenia konfiguracyjne innych firm obsługiwane przez firmę Intel
Intel FPGA |
Sprzedawca |
P/N |
Adresowanie bajtów |
Atrapa ustawień zegara ASx1 ASx4 |
Stała lampa błyskowa z czterema funkcjami? |
Przetestowane i obsługiwane urządzenia Flash firmy Intel |
|
---|---|---|---|---|---|---|---|
Intel Agilex |
Mikrometr |
MT25QU128 |
3-bajtowy(1) |
N/A |
10(4) |
Nie(6) |
MT25QU128ABA8ESF-0SIT |
MT25QU256 |
MT25QU256ABA8E12-1SIT |
||||||
MT25QU512 |
MT25QU512ABB8ESF-0SIT |
||||||
MT25QU01G |
MT25QU01GBBB8ESF-0SIT |
||||||
MT25QU02G |
MT25QU02GCBB8E12-0SIT |
||||||
Macronix |
MX25U128(10) |
3-bajtowy(1) |
N/A |
6(1) |
Nie(6) |
MX25U12835FMI-100 |
|
MX25U256(10) |
MX25U25645GMI00 |
||||||
MX25U512(10) |
MX25U51245GMI00 |
||||||
MX66U512(10) |
MX66U51235FXDI-10G |
||||||
MX66U1G(10) |
MX66U1G45GXDI00 |
||||||
MX66U2G(10) |
MX66U2G45GXRI00 |
||||||
ISSI |
IS25WP512M |
3-bajtowy(1) |
N/A |
6(1) |
Nie(6) |
IS25WP512M-RHLE |
|
Intel Stratix 10 |
Mikrometr |
MT25QU128 |
3-bajtowy(1) |
N/A |
10(4) |
Nie(6) |
MT25QU128ABA8ESF-0SIT |
MT25QU256 |
MT25QU256ABA8E12-1SIT |
||||||
MT25QU512 |
MT25QU512ABB8ESF-0SIT |
||||||
MT25QU01G |
MT25QU01GBBB8ESF-0SIT |
||||||
MT25QU02G |
MT25QU02GCBB8E12-0SIT |
||||||
Macronix |
MX25U128(10) |
3-bajtowy(1) |
N/A |
6(1) |
Nie(6) |
MX25U12835FMI-100 |
|
MX25U256(10) |
MX25U25645GMI00 |
||||||
MX25U512(10) |
MX25U51245GMI00 |
||||||
MX66U512(10) |
MX66U51235FXDI-10G |
||||||
MX66U1G(10) |
MX66U1G45GXDI00 |
||||||
MX66U2G(10) |
MX66U2G45GXRI00 |
||||||
Intel Arria 10, Intel Cyclone 10 GX |
Mikrometr |
MT25QU256 |
4-bajtowy(4) |
10(4) |
10(4) |
Nie(6) |
MT25QU256ABA8E12-1SIT |
MT25QU512 |
MT25QU512ABB8ESF-0SIT |
||||||
MT25QU01G |
MT25QU01GBBB8ESF-0SIT |
||||||
MT25QU02G |
MT25QU02GCBB8E12-0SIT |
||||||
Macronix |
MX25U256(3) |
4-bajtowy(5) |
10(5) |
10(5) |
Tak(6) |
MX25U25645GXDI54 |
|
MX25U512(3) |
MX25U51245GXDI54 |
||||||
MX66U1G(3) |
MX66U1G45GXDI54 |
||||||
MX66U2G(3) |
MX66U2G45GXRI54 |
||||||
Cyklon V, Arria V, Stratix V |
Mikrometr |
MT25QL128 |
3-bajtowy(1) |
12(4) |
12(4) |
Nie(6) |
MT25QL128ABA8ESF-0SIT |
MT25QL256 |
4-bajtowy(4) |
4(4) |
10(4) |
Nie(6) |
MT25QL256ABA8ESF-0SIT |
||
MT25QL512 |
MT25QL512ABB8ESF-0SIT |
||||||
MT25QL01G |
MT25QL01GBBB8ESF-0SIT |
||||||
MT25QL02G |
MT25QL02GCBB8E12-0SIT |
||||||
Macronix |
MX25L128 |
3-bajtowy(1)(2) |
8(1) |
6(1) |
Nie(6) |
MX25L12833FMI-10G |
|
MX25L256 |
MX25L25645GMI-08G |
||||||
MX25L512 |
MX25L51245GMI-08G |
||||||
Cyprys |
S25FL128 |
3-bajtowy(1)(2) |
8(1) |
7(1) |
Nie(6) |
S25FL128SAGMFI000 |
|
S25FL256 |
S25FL256SAGMFI000 |
||||||
S25FL512 |
S25FL512SAGMFI0I0 |
||||||
Cyklon 10 LP |
Mikrometr |
MT25QL128 |
3-bajtowy(1)(2) |
8(1) |
N/A |
Nie(6) |
MT25QL128ABA8ESF-0SIT |
MT25QL256 |
MT25QL256ABA8ESF-0SIT |
||||||
MT25QL512 |
MT25QL512ABB8ESF-0SIT |
||||||
MT25QL01G |
MT25QL01GBBB8ESF-0SIT |
||||||
MT25QL02G |
MT25QL02GCBB8E12-0SIT |
||||||
Macronix |
MX25L128 |
3-bajtowy(1)(2) |
8(1) |
N/A |
Nie(6) |
MX25L12833FMI-10G |
|
MX25L256 |
MX25L25645GMI-08G |
||||||
MX25L512 |
MX25L51245GMI-08G |
||||||
Cyprys |
S25FL128 |
3-bajtowy(1)(2) |
8(1) |
N/A |
Nie(6) |
S25FL128SAGMFI000 |
|
S25FL256 |
S25FL256SAGMFI000 |
||||||
S25FL512 |
S25FL512SAGMFI0I0 |
- Korzystanie z domyślnych ustawień urządzeń konfiguracyjnych.
- Podczas zdalnej aktualizacji systemu adres początkowy obrazów musi być ustawiony w granicach pierwszych 128 Mb.
- Urządzenia Intel Arria 10 i Intel Cyclone 10 GX obsługują tylko urządzenia konfiguracyjne Macronix o numerach części MX25U25645GXDI54, MX25U51245GXDI54, MX66U1G45GXDI54, MX66U2G45GXRI54.
- Intel Quartus Programmer ustawia nieulotny rejestr konfiguracyjny podczas programowania. Użytkownik musi ustawić rejestr ręcznie, jeśli używa programisty innej firmy.
- Urządzenia konfiguracyjne są stałe do tej wartości, użytkownik nie ma opcji zmiany tego ustawienia.
- Intel Quartus Programmer wydaje polecenie, aby włączyć tryb quad
- Te urządzenia konfiguracyjne nie są obsługiwane przez starszy rdzeń ASMI Parallel I Intel FPGA IP core i ASMI Parallel II Intel FPGA IP core. Aby uzyskać nowy projekt, zapoznaj się z Generic Serial Flash Interface Intel FPGA IP core.
- AS x 1 - Aktywna konfiguracja szeregowa obsługuje 1-bitową szerokość danych
- AS x 4 - Aktywny schemat konfiguracji szeregowej obsługuje 4-bitową szerokość danych
- Urządzenia Intel Stratix 10 i Intel Agilex nie obsługują urządzeń konfiguracyjnych Macronix o numerach części MX25U25645GXDI54, MX25U51245GXDI54, MX66U1G45GXDI54 i MX66U2G45GXRI54.
Przykłady projektów i projekty referencyjne
Przykłady projektów i projekty referencyjne
Urządzenia Intel Agilex
- Przykład projektu Intel FPGA IP Core klienta skrzynki pocztowej Agilex (QSPI flash Access and Remote System Update)
- Odczyt identyfikatora układu przy użyciu adresu IP skrzynki pocztowej AVST w Agilex
- Intel Agilex P-tile CvP Przykładowy projekt dla trybu inicjowania
Urządzenia Intel Stratix 10
- Stratix 10 Mailbox Client Intel FPGA IP Core Design Przykład (QSPI flash Access and Remote System Update)
- Przykład projektu inicjalizacji Intel Stratix 10 CvP
- Przykład konstrukcji Intel Stratix 10 H-Tile CvP
- Intel Stratix 10 H-tile CvP Przykładowy projekt dla trybu inicjowania
- Intel Stratix 10 H-tile CvP Przykładowy projekt dla trybu aktualizacji
- Stratix 10 Serial Flash Mailbox Client Intel FPGA IP Core Design Przykład projektu
Urządzenia Intel Arria 10
- Przykładowe projekty CvP dla Arria 10 GX FPGA Development Kit (FPGA Wiki)
- Intel Arria 10 Remote System Update (RSU) z interfejsem Avalon-MM (FPGA Wiki)
- Portal aktualizacji płyty z wykorzystaniem epCQ Flash Memory Reference Design
- Konfiguracja Intel Arria 10 za pomocą PCIe Init Reference Design
- Zdalna aktualizacja systemu
- Konfigurowalny programator Flash dla Arria 10
Urządzenia Intel Cyclone 10 GX
Urządzenia Intel Cyclone 10 LP
Kursy szkoleniowe i filmy
Szkolenia
Tytuł |
Typ |
Opis |
---|---|---|
Online |
Poznaj schematy konfiguracji, rozwiązania, funkcje i narzędzia dostępne do konfigurowania układów INTEL FPGA i programowania urządzeń konfiguracyjnych. |
|
Online |
Poznaj różnicę między wszystkimi schematami konfiguracji, których można użyć do skonfigurowania układów Intel FPGA. |
|
Online |
Dowiedz się więcej o urządzeniach konfiguracyjnych Intel FPGA, szeregowych i równoległych ładowarkach flash oraz wbudowanych rozwiązaniach konfiguracyjnych |
|
Online |
Poznaj unikalne funkcje konfiguracyjne dostępne w urządzeniach Intel Stratix 10 |
|
Online |
Dowiedz się, jak skonfigurować i wykonać RSU w urządzeniu Intel MAX 10 |
|
Tworzenie bootloadera drugiego stopnia dla układów SoC Intel FPGA |
Online |
Poznaj przepływ i dostępne narzędzia do szybkiego dostosowywania i generowania oprogramowania rozruchowego drugiego etapu |
Online |
Naucz się generować i programować układy FPGA Intel® Arria® 10 SoC z zaszyfrowanym i/lub podpisanym obrazem rozruchowym drugiego stopnia |
|
Łagodzenie pojedynczych zdarzeń w urządzeniach Intel Arria 10 i Intel Cyclone 10 GX |
Online |
Poznaj funkcje rodzin urządzeń Intel® Arria® 10 i Intel Cyclone 10 GX, które można wykorzystać do zaprojektowania własnego rozwiązania ograniczającego SEU |
Ograniczanie skutków SEU w urządzeniach Intel FPGA: znakowanie hierarchii |
Online |
Dowiedz się, jak ulepszyć rozwiązanie do przetwarzania czułości, uzupełniając technikę łagodzenia zaburzeń pojedynczego zdarzenia (SEU) o funkcję zwaną tagowaniem hierarchii |
Łagodzenie SEU w urządzeniach Intel FPGA: wstrzykiwanie usterek |
Online |
Dowiedz się więcej o rdzeniu IP i oprogramowaniu Fault Injection Debugger w celu zmniejszenia wskaźnika awarii w czasie (FIT) |
Online |
Dowiedz się, jak używać interfejsu Generic Serial Flash Interface Intel FPGA IP Core do programowania dowolnego urządzenia flash typu szeregowego interfejsu peryferyjnego (SPI) |
|
Przegląd sprzętu SoC: Kontrolery flash i protokoły interfejsu |
Online |
Dowiedz się więcej o podsystemie procesorów twardych (HPS) znajdującym się w układach SoC Cyclone V, Arria V i Arria 10. Szkolenie online obejmuje informacje na temat nieulotnych kontrolerów pamięci masowej i różnych protokołów interfejsu. |
Częściowa rekonfiguracja urządzeń Intel FPGA: wprowadzenie i zadania projektu |
Online |
Szkolenie częściowej rekonfiguracji część 1 z 4. Ta część szkolenia wprowadza Cię w funkcję PR i ogólny przepływ projektu dla projektu PR. Dowiesz się również o podziałach projektowych i przypisaniach regionów Logic Lock, zadaniach wymaganych do wdrożenia projektu PR oraz zaleceniach dotyczących planowania piętra projektu dla PR. |
Częściowa rekonfiguracja dla urządzeń Intel FPGA: wytyczne projektowe i wymagania dotyczące hosta |
Online |
Szkolenie z częściowej rekonfiguracji, część 2 z 4. W tej części szkolenia omówiono wytyczne dotyczące tworzenia projektu PR, w tym tworzenia nadzbioru portów i logiki zamrażania. Omówiono również wymagania dotyczące hosta PR, logikę dodaną do regionu statycznego projektu lub zewnętrzne urządzenie do kontrolowania operacji PR. |
Częściowa rekonfiguracja dla urządzeń Intel FPGA: PR Host IP & Implementations |
Online |
Szkolenie z częściowej rekonfiguracji część 3 z 4. W tej części szkolenia omówiono wszystkie PR IP zawarte w oprogramowaniu Intel Quartus Prime, w tym PR Controller IP, Region Controller IP i Freeze Bridge IP. Zobaczysz również, jak używać tych adresów IP do implementacji wewnętrznego lub zewnętrznego projektu hosta. |
Częściowa rekonfiguracja urządzeń Intel FPGA: pliki wyjściowe i demonstracja |
Online |
Szkolenie z częściowej rekonfiguracji część 4 z 4. Ta ostatnia część szkolenia omawia cały przepływ projektowania dla projektu PR. Patrzy również na pliki wyjściowe z przepływu. Dołączono również demonstrację kompletnego i funkcjonalnego projektu PR przy użyciu zestawu rozwojowego Intel Arria 10 GX. |
Tytuł |
Opis |
---|---|
Implementowanie częściowego projektu rekonfiguracji w Qsys dla układów INTEL FPGA |
Obejrzyj ten film, aby dowiedzieć się, jak zaimplementować częściowy projekt rekonfiguracji w Qsys dla układów INTEL FPGA. |
Zdalna aktualizacja systemu i aktualizacja danych EPCQ przez konsolę systemową na Cyclone 10 LP FPGA |
Obejrzyj ten film, aby dowiedzieć się, jak wykonać funkcję zdalnej aktualizacji systemu w układzie FPGA Intel Cyclone 10 LP |
Obejrzyj ten film, aby dowiedzieć się, jak skonfigurować urządzenie Intel Arria 10 przy użyciu protokołu PCIe. |
|
Jak dostosować plik JAM dla wielu urządzeń JTAG w jednym łańcuchu JTAG Part1 |
Obejrzyj ten film, aby dowiedzieć się więcej o dostosowywaniu plików JAM dla płyty z łańcuchami JTAG na wielu urządzeniach. |
Jak dostosować plik JAM dla wielu urządzeń JTAG w jednym łańcuchu JTAG Part2 |
Obejrzyj ten film, aby dowiedzieć się więcej o dostosowywaniu plików JAM dla płyty z łańcuchami JTAG na wielu urządzeniach. |
Obejrzyj ten film, aby dowiedzieć się więcej o schematach konfiguracji innych niż zwykła konfiguracja JTAG. Ponadto ten film omawia rdzeń IP serialowej ładowarki flash (SFL). |
Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.