JESD204B Intel® FPGA IP Core – Centrum wsparcia

Witamy w jeSD204B Intel® CENTRUM WSPARCIA rdzenia IP FPGA!

Tutaj znajdziesz informacje o tym, jak wybrać, zaprojektować i wdrożyć linki JESD204B. Istnieją również wskazówki dotyczące sposobu wywołania systemu i debugowania łączy JESD204B. Ta strona jest podzielona na kategorie, które są zgodne z przepływem projektu systemu JESD204B od początku do końca.

Ciesz się podróżą!

Z poniższych stron uzyskaj zasoby pomocy technicznej dotyczące urządzeń Intel® Agilex™® Stratix® 10, Intel Arria® 10 i Intel Cyclone® 10. W przypadku innych urządzeń wyszukaj za pomocą następujących łączy: Archiwum dokumentacji, Kursy szkoleniowe, Filmy i webcasty, Przykłady projektówi Baza wiedzy.

Wprowadzenie

1. Wybór urządzenia i adresu IP

Której rodziny układów FPGA Intel® powinienem używać?

Tabela 1 - JESD204B Intel® FPGA IP Core Performance

Rodzina urządzeń PMA Speed Grade FPGA Fabric Speed Grade

Szybkość transmisji danych

Włącz Hard PCS (Gbps) Włącz Soft PCS (Gbps) 1

Zegar łączący fMAX (MHz)
Intel® Agilex™ (E-Tile)

2

3

-2

-2

-3

Nie obsługiwane

Nie obsługiwane

Nie obsługiwane

Od 2.0 do 17.4

Od 2.0 do 17.4

Od 2.0 do 16.0

data_rate/40

data_rate/40

data_rate/40

Intel® Stratix® 10 (L-Tile i H-Tile)

1

2

3

1

2

1

2

1

2

3

Od 2.0 do 12.0

Od 2.0 do 12.0

Od 2.0 do 9.83

Od 2.0 do 9.83

Od 2.0 do 9.83

Od 2.0 do 9.83

Od 2.0 do 9.83

Od 2.0 do 16.02

Od 2.0 do 14.0

Od 2.0 do 16.02

Od 2.0 do 14.0

Od 2.0 do 16.02

Od 2.0 do 14.0

Od 2.0 do 13.0

data_rate/40

data_rate/40

data_rate/40

data_rate/40

data_rate/40

data_rate/40

data_rate/40

Intel® Stratix® 10 (E-Tile)

1

2

3

1

2

1

2

3

Nie obsługiwane

Nie obsługiwane

Nie obsługiwane

Nie obsługiwane

Nie obsługiwane

Od 2.0 do 16.02

Od 2.0 do 14.0

Od 2.0 do 16.02

Od 2.0 do 14.0

Od 2.0 do 13.0

data_rate/40

data_rate/40

data_rate/40

data_rate/40

data_rate/40
Intel® Arria® 10

1

2

3

4

1

1

2

1

2

3

Od 2.0 do 12.0

Od 2.0 do 12.0

Od 2.0 do 9.83

Od 2.0 do 12.0

Od 2.0 do 9.83

Od 2.0 do 8.83

od 2.0 do 15.0 2 3

od 2.0 do 15.0 2 3

od 2.0 do 15.0 2 3

od 2.0 do 14.2 2 4

2.0 do 14.2 2 5

Od 2.0 do 12.56

szybkość transmisji danych/40c

szybkość transmisji danych/40

szybkość transmisji danych/40

szybkość transmisji danych/40

szybkość transmisji danych/40

szybkość transmisji danych/40
Intel® Cyclone® 10 GX <Każdy obsługiwany stopień prędkości> <Każdy obsługiwany stopień prędkości> Od 2.0 do 6.25 Od 2.0 do 6.25 szybkość transmisji danych/40

1. Wybierz opcję Włącz programowe komputery PCS, aby osiągnąć maksymalną szybkość transmisji danych. W przypadku rdzenia TX IP włączenie miękkiego PCS wiąże się z dodatkowym 3-8% wzrostem wykorzystania zasobów. W przypadku rdzenia RX IP włączenie miękkiego PCS wiąże się z dodatkowym 10-20% wzrostem wykorzystania zasobów†.

2. Zapoznaj się z arkuszem danych urządzeń Intel Arria 10 i Intel Stratix 10, aby uzyskać maksymalną szybkość transmisji danych obsługiwaną w różnych klasach prędkości transceivera i warunkach pracy zasilacza nadawczo-odbiorczego.

3. Podczas korzystania z trybu Soft PCS przy 15,0 Gb / s margines czasu jest bardzo ograniczony. Zaleca się, aby włączyć duży wysiłek monterów, rejestrować duplikację i rejestrować ponowne pomiary czasu w celu poprawy wydajności pomiaru czasu.

4. W przypadku urządzeń Intel Arria 10 GX 160, SX 160, GX 220 i SX 220 obsługiwana szybkość transmisji danych wynosi do 12,288 Gb /s.

5. W przypadku urządzeń Intel Arria 10 GX 160, SX 160, GX 220 i SX 220 obsługiwana szybkość transmisji danych wynosi 11,0 Gb / s.

6. W przypadku urządzeń Intel Arria 10 GX 160, SX 160, GX 220 i SX 220 obsługiwana szybkość transmisji danych wynosi 10,0 Gb / s.

Dodatkowe zasoby

Urządzenia Intel® Agilex™, Intel® Stratix® 10, Intel® Arria® 10 i Intel® Cyclone® 10

  • JESD204B Intel® FPGA IP Podręcznik użytkownika (HTML | PDF)
  • JESD204B Intel® Agilex™ FPGA IP Design Example Podręcznik użytkownika (HTML | PDF)
  • JESD204B Intel® Stratix® 10 FPGA IP Design Example Podręcznik użytkownika (HTML | PDF)
  • JESD204B Intel® Arria® 10 FPGA IP Design Example Podręcznik użytkownika (HTML | PDF)
  • JESD204B Intel® Cyclone® 10 FPGA IP Design Example Podręcznik użytkownika (HTML | PDF)
  • E-Tile Transceiver PHY Podręcznik użytkownika (HTML | PDF)
  • Intel® Arria® 10 Transceiver PHY Podręcznik użytkownika (HTML | PDF)
  • L- i H-Tile Transceiver PHY Podręcznik użytkownika (HTML | PDF)
  • Intel Cyclone 10 GX Transceiver PHY Podręcznik użytkownika (HTML | PDF)

2. Przepływ projektu i integracja IP

Gdzie mogę znaleźć informacje na temat integracji IP?

Urządzenia Intel® Agilex™

  • AN 901: Implementacja zsynchronizowanej konstrukcji ADC-Agilex E-Tile Dual Link z JESD204C RX IP Core(HTML | PDF)

Intel® Stratix® 10 Urządzenia

  • AN804: Implementacja zsynchronizowanych konstrukcji wielolinkowych ADC z procesorem Intel Stratix 10 JESD204B RX IP Core(HTML | PDF)
  • AN804: Implementacja niezsynchronizowanych konstrukcji wielolinkowych ADC z procesorem Intel Stratix 10 JESD204B RX IP Core(HTML | PDF)

Intel Arria® 10 Urządzeń

  • AN803: Implementacja zsynchronizowanych konstrukcji wielolinkowych ADC z procesorem Intel Arria 10 JESD204B RX IP Core(HTML | PDF)
  • AN803: Implementacja niezsynchronizowanych konstrukcji wielolinkowych ADC z procesorem Intel Arria 10 JESD204B RX IP Core(HTML | PDF)

Przegląd schematów

Urządzenia Intel® Agilex™

Intel® Stratix® 10 Urządzenia

Intel Arria® 10 Urządzeń

Intel Cyclone® 10 Urządzenia

Zarządzanie energią cieplną

Urządzenia Intel® Agilex™

  • AN 944: Modelowanie termiczne układów Intel Agilex FPGA za pomocą kalkulatora mocy i ciepła Intel FPGA (HTML | PDF)

Intel® Stratix® 10 Urządzenia

  • AN 787: Intel Stratix 10 Thermal Modeling and Management(HTML | PDF)

Sekwencjonowanie mocy

Urządzenia Intel® Agilex™, Intel® Stratix® 10, Intel® Cyclone® 10 i Intel® Arria® 10

  • AN 692: Zagadnienia dotyczące sekwencjonowania zasilania dla urządzeń Intel® Cyclone 10 GX, Intel® Arria® 10, Intel Stratix® 10 i Intel® Agilex™(HTML | PDF)

4. Testowanie interoperacyjności i norm

JESD204B Raporty kasy sprzętowej Intel FPGA IP

Urządzenia Intel® Agilex™

  • AN 916: JeSD204C Intel® FPGA IP i ADI AD9081/AD9082 MxFE* Raport interoperacyjności dla urządzeń Intel® Stratix® 10 E-Tile (HTML | PDF)

Intel® Stratix® 10 Urządzenia

  • AN 823: Intel FPGA JESD204B IP Core i ADI AD9625 Hardware Checkout Report dla urządzeń Intel Stratix 10 (HTML | PDF)
  • AN 832: Intel FPGA JESD204B IP Core i ADI AD9208 Hardware Checkout Report dla urządzeń Intel Stratix 10 (HTML | PDF)

Intel® Arria® 10 Urządzenia

  • AN 710: Funkcja Intel FPGA JESD204B MegaCore i raport kasy sprzętowej ADI AD9680(HTML | PDF)
  • AN 712: Funkcja Intel FPGA JESD204B MegaCore i raport kasy sprzętowej ADI AD9625(HTML | PDF)
  • AN 749: Intel FPGA JESD204B IP Core i ADI AD9144 Hardware Checkout Report(HTML | PDF)
  • AN 753: Intel FPGA JESD204B IP Core i ADI AD6676 Hardware Checkout Report (HTML | PDF)
  • AN 779: Intel FPGA JESD204B IP Core i ADI AD9691 Hardware Checkout Report(HTML | PDF)
  • AN 785: Intel FPGA JESD204B IP Core i ADI AD9162 Hardware Checkout Report(HTML | PDF)
  • AN 792: Intel FPGA JESD204B IP Core i ADI AD9371 Hardware Checkout Report(HTML | PDF)
  • AN 810: Intel FPGA JESD204B IP Core i ADI AD9208 Hardware Checkout Report (HTML | PDF)

5. Przykłady projektów i projekty referencyjne

Przykłady projektów i projekty referencyjne

Urządzenia Intel® Agilex™

  • AN 901: Implementacja zsynchronizowanej konstrukcji ADC-Agilex E-Tile Dual Link z JESD204C RX IP Core(HTML | PDF)

Intel® Stratix® 10 Urządzenia

  • AN 833: Intel Stratix 10 GX 16-lane RX JESD204B-ADC12DJ3200 — projekt referencyjny interoperacyjności (HTML | PDF)
  • AN 804: Implementacja ADC-Stratix 10 Multi-Link Design z JESD204B RX IP(HTML | PDF)

Intel® Arria® 10 Urządzenia

  • Intel Arria 10 JESD204B AD9144-AD9625 Podręcznik użytkownika dotyczący projektu współdziałania (HTML)
  • AN 729: Implementacja projektu referencyjnego systemu JESD204B IP Core z procesorem Nios® II(HTML | PDF)
  • AN 814: Intel Arria 10 Two x8-Lane JESD204B (Duplex) IP Cores Multi-Device Synchronization Reference Design(HTML | PDF)
  • AN 803: Implementacja zsynchronizowanej konstrukcji ADC-Arria 10 Multi-Link z JESD204B RX IP Core(HTML | PDF)

6. Kursy szkoleniowe i filmy

Polecane kursy szkoleniowe

Tytuł

Typ

Opis

JESD204B MegaCore IP Przegląd

Online

Ten kurs online zawiera szeroki przegląd rdzenia JESD204B Intel FPGA IP. Aby lepiej zrozumieć wszystkie terminy i pojęcia użyte w kursie, zaczynamy od omówienia odpowiednich części specyfikacji interfejsu JESD204B, a następnie prezentacji niektórych ważnych funkcji rdzenia JESD204B Intel FPGA IP. Wreszcie, przepływ danych systemu służy do opisania szczegółów funkcjonalnych rdzenia.

Polecane filmy

Tytuł

Opis

Interfejs Arria® 10 do ADI 9144 przy użyciu JESD204B IP

Dowiedz się więcej o współdziałaniu rdzenia JESD204B Intel FPGA IP w układzie Intel® Arria® 10 FPGA z konwerterem AD9144 firmy Analog Devices Inc. (ADI).

Jak współpracować ADI AD9680 z Intel® FPGA JESD204B IP Core na Stratix® V FPGA

Uzyskaj przewodnik krok po kroku, jak skonfigurować sprzęt, skonfigurować konwerter analogowo-cyfrowy i skonfigurować rdzeń IP układu Intel FPGA JESD204B.

Jak współpracować ADI AD9680 z Intel® FPGA JESD204B IP na Stratix V

Uzyskaj przewodnik krok po kroku, jak skonfigurować sprzęt, skonfigurować konwerter analogowo-cyfrowy i skonfigurować rdzeń IP układu Intel FPGA JESD204B.

Jak współpracować TI DAC37J84 z Intel® FPGA JESD204B MegaCore na Stratix V FPGA

Dowiedz się więcej o współdziałaniu rdzenia JESD204B Intel FPGA IP w układzie Stratix® V FPGA z konwerterem DAC37J84 firmy Texas Instruments.

JESD204B Intel FPGA IP — szybki start wideo

Dowiedz się więcej o standardzie JESD204B i rozwiązaniu JESD204B Intel FPGA IP. Dowiedz się, jak łatwo utworzyć przykład projektu, który działa na sprzęcie.

JESD204B Intel FPGA IP Demonstracja

Dowiedz się więcej o współdziałaniu rdzenia JESD204B Intel FPGA IP na Arria V FPGA z konwerterem DAC37J84 firmy Texas Instruments.

JESD204B Intel FPGA IP — szybki start wideo

Dowiedz się więcej o standardzie JESD204B i rozwiązaniu JESD204B Intel FPGA IP. Dowiedz się, jak łatwo utworzyć przykład projektu, który działa na sprzęcie.

Inne filmy

Inne filmy

7. Debugowanie

Podręczniki użytkownika

  • JESD204B Intel® FPGA IP Podręcznik użytkownika - patrz Rozdział 6: JESD204B IP Core Debug Guidelines
  • AN 871: Skrócona instrukcja obsługi szybkiego dostrajania łączy Intel® Arria® 10 i Intel® Cyclone® 10 GX (HTML | PDF)
  • Ethernet Link Inspector Podręcznik użytkownika dla urządzeń Intel® Stratix® 10 (HTML | PDF)

Podstawowa wersja własności intelektualnej (IP)

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.