Centrum pomocy technicznej PCI Express* IP
Centrum pomocy technicznej PCI Express (PCIe*) IP zawiera informacje o tym, jak wybrać, zaprojektować i wdrożyć łącza PCIe. Istnieją również wytyczne dotyczące wychowania systemu i debugowania łączy PCIe. Ta strona jest zorganizowana w kategorie, które są zgodne z przepływem projektowania systemu PCIe od początku do końca.
Uzyskaj zasoby pomocy technicznej dotyczące urządzeń Intel® Agilex™, Intel® Stratix® 10, Intel® Arria® 10 i Intel® Cyclone® 10 z poniższych stron. W poszukiwaniu innych urządzeń wyszukaj z poniższych łączy: Archiwum dokumentacji, kursy szkoleniowe, filmy, przykłady projektów, baza wiedzy.
1. Wybór urządzenia
Rodzina urządzeń Intel® FPGA
Zapoznaj się z tabelą 1 i tabelą 2 , aby zrozumieć, jak PCIe obsługuje FPGAs Intel®. Porównaj między urządzeniami, aby wybrać odpowiednie urządzenie do implementacji systemu PCIe.
2. Przewodniki użytkownika i projekty referencyjne
Instrukcje użytkowania
Rozwiązania IP PCIe obejmują wiodący w technologii stos protokołów WZMOCNIONYCH PCIe firmy Intel, który zawiera warstwy połączeń transakcji i danych; i wzmocnioną warstwę fizyczną, która obejmuje zarówno fizyczne, średnie mocowanie (PMA), jak i podwarstwę fizycznego kodowania (PCS). Ip PCIe firmy Intel zawiera również opcjonalne bloki, takie jak silniki bezpośredniego dostępu do pamięci (DMA) i wirtualizacja we/wy pojedynczego rdzenia (SR-IOV). W celu uzyskania dalszych informacji zapoznaj się z następującymi instrukcjami obsługi:
Instrukcje obsługi IP
Urządzenia Intel Agilex
Instrukcje obsługi IP cewki F
Instrukcje obsługi IP cewki R
Instrukcje obsługi IP cewki P
- Intel® FPGA Avalon streamingu cewki P do INTERFEJSU PCI Express — przewodnik użytkownika
- Intel FPGA IP mapowanego Avalon pamięci Avalon cewki P (Avalon-MM) do instrukcji obsługi PCI Express
- Wielokanałowy DMA do IP PCI Express — przewodnik użytkownika
Urządzenia Intel Stratix 10
Instrukcje obsługi cewki P
- Twardy IP cewki Intel FPGA P Avalon-ST do PCI Express — instrukcja obsługi
- Intel FPGA IP mapowanego Avalon cewki P do PCI Express
- Wielokanałowy DMA do IP PCI Express — przewodnik użytkownika
Instrukcje obsługi cewki H/cewki L
- Wielokanałowy DMA do IP PCI Express — przewodnik użytkownika
- Avalon Memory Mapped (Avalon-MM) Intel Stratix 10 Hard IP+ dla rozwiązań PCI Express — przewodnik użytkownika
- Twardy IP cewki Intel Stratix 10 cewki H/cewki L Avalon (AvalonMM) do interfejsu PCI Express User Guide
- Intel Stratix 10 Avalon Streaming (Avalon-ST) i interfejs wirtualizacji I/O pojedynczego rdzenia (SR-IOV) dla rozwiązań PCI Express — przewodnik użytkownika
- Intel Stratix 10 — przewodnik użytkownika konfiguracji za pomocą protokołu (CvP)
Instrukcje obsługi urządzeń Intel Arria 10 oraz Intel Cyclone 10
- Interfejs Intel Arria 10 i Intel Cyclone 10 GX Avalon Memory Mapped (Avalon-MM) do PCI Express User Guide
- Interfejs DMA Intel Arria 10 lub Intel Cyclone 10 GX Avalon Memory Mapped (Avalon-MM) do rozwiązań PCI Express — przewodnik użytkownika
- Instrukcja obsługi interfejsu Intel Arria 10 i Intel Cyclone 10 GX Avalon-ST do PCI Express
- Interfejs Intel Arria 10 Avalon Streaming (Avalon-ST) z przewodnikiem po rozwiązaniach PCIe SR-IOV
- Częściowa rekonfiguracja instrukcji obsługi Intel® Quartus® Prime Pro Edition
- Instrukcja obsługi inicjalizacji i częściowej rekonfiguracji Intel Arria 10 CvP przez INTERFEJS PCI Express
Przykładowe przewodniki użytkownika
Urządzenia Intel Agilex
Przykład przewodników użytkownika do projektowania cewki F
Przykładowy projekt cewki R — instrukcje użytkowania
Przykład przewodników użytkownika do projektowania cewki P
- Intel FPGA ip Avalon cewki P (Avalon-ST) do interfejsu PCI Express Design Przykład instrukcji obsługi
- Intel FPGA IP cewki P Avalon pamięci mapowanego (Avalon-MM) do interfejsu PCI Express Design Example
- Wielokanałowy DMA do interfejsu PCI Express IP — przykład przewodnik użytkownika
Urządzenia Intel Stratix 10
Przykład przewodników użytkownika do projektowania cewki P
- Intel FPGA ip Avalon cewki P (Avalon-ST) do interfejsu PCI Express Design Przykład instrukcji obsługi
- Intel FPGA IP cewki P Avalon pamięci mapowanego (Avalon-MM) do interfejsu PCI Express Design Example
- Wielokanałowy DMA do interfejsu PCI Express IP — przykład przewodnik użytkownika
Przykładowy projekt cewki L/H — instrukcje użytkowania
- Wielokanałowy DMA do interfejsu PCI Express IP — przykład przewodnik użytkownika
- Intel Stratix 10 Avalon Streaming (Avalon-ST) IP do przykładowego przewodnika po projekcie PCIe
- Twardy IP Intel Stratix 10 Avalon -MM do interfejsu PCIe — przykład instrukcji obsługi
Urządzenia Intel Arria 10 i Intel Cyclone 10
- Twardy IP Intel Arria 10 i Intel Cyclone 10 Avalon-ST do interfejsu PCIe Przykład instrukcji obsługi
- Interfejs Intel Arria 10 i Intel Cyclone 10 Avalon-MM do interfejsu PCIe Design Przykład instrukcji obsługi
Informacje o wersji IP
Urządzenia Intel Agilex
- Ip cewki P do rdzenia PCI Express IP — informacje o wersji
- Wielokanałowy DMA do IP PCI Express — informacje o wersji
Urządzenia Intel Stratix 10
- Twardy IP cewki L/H do rdzenia PCI Express IP — informacje o wersji
- Ip cewki P do rdzenia PCI Express IP — informacje o wersji
- Wielokanałowy DMA do IP PCI Express — informacje o wersji
Urządzenia Intel Arria 10 i Intel Cyclone 10
Interfejs PHY do PCI Express (PIPE) z wykorzystaniem natywnego rdzenia PHY nadajnika-odbiornika Intel
Można również wdrożyć tylko fizyczną warstwę PCIe za pomocą rdzenia IP natywnego interfejsu PHY nadajnika-odbiornika i zszyć ją z pozostałymi warstwami protokołu zaimplementowanymi jako logika programowa w FPGA strukturze. Ta programowa logika może być Twoim projektem lub IP innej firmy.
Dowiedz się więcej o rdzeniu IP natywnego nadajnika-odbiornika PHY w sekcji PIPE następujących przewodników użytkownika:
Urządzenia Intel Stratix 10
Urządzenia Intel Arria 10
Urządzenia Intel Cyclone 10
Projekty referencyjne
Urządzenia Intel Stratix 10
- DMA Avalon-MM trzeciej generacji z projektem referencyjnym pamięci wewnętrznej (AN 881)
- Projekt referencyjny pamięci Avalon-MM trzeciej generacji Avalon MM z pamięcią zewnętrzną (DDR4) (AN 881)
- DMA Avalon MM trzeciej generacji x 16 z projektem referencyjnym HBM2 (AN 881)
- Gen3x16 przy użyciu Avery BFM do symulacji (AN 811)
- DMA Avalon-MM trzeciej generacji z pamięcią wewnętrzną (Trek)
- DMA trzeciej generacji Avalon -MM z zewnętrzną pamięcią DDR3/DDR4 (AN 829)
- DMA Avalon-MM trzeciej generacji do starszych wersji Quartus® (AN 690)
- Częściowa rekonfiguracja trzeciej generacji nad projektem referencyjnym PCI Express (AN 819)
Urządzenia Intel Arria 10
- DMA Avalon-MM trzeciej generacji z zewnętrzną pamięcią DDR3 (AN 708)
- Projekt referencyjny DMA Avalon-MM trzeciej generacji z pamięcią wewnętrzną (AN 690)
- Jak uruchomić część1 projektowania DMA Avalon-MM (wideo)
- Jak uruchomić część 2 projektowania DMA Avalon MM (wideo)
- Częściowa rekonfiguracja sprzętu SoC
- Samouczek częściowej rekonfiguracji aktualizacji statycznej — tylko urządzenie Intel Arria 10 GX (AN 817)
- Hierarchiczna częściowa rekonfiguracja przez PCIe (AN 813)
- Hierarchiczny poradnik częściowej rekonfiguracji — tylko urządzenie Intel Arria 10 GX (AN 806)
- Częściowa rekonfiguracja projektu — tylko urządzenie Intel Arria 10 GX (AN 797)
- Częściowa rekonfiguracja przez PCIe (AN 784)
- Port główny PCIe drugiej generacji i 8 z MSI
Urządzenia Intel Cyclone 10
Starsze urządzenia Intel®
3. Integracja IP
Zapoznaj się z sekcją Pierwsze kroki i fizyczny układ twardego IP w wybranej instrukcji obsługi rdzenia IP. W celu uzyskania szczegółowych informacji można również zapoznać się z następującymi dokumentami:
Urządzenia Intel Stratix 10
- Jak wdrożyć PCI Express (PIPE) w sekcji urządzeń nadawczo-odbiorczych Intel Stratix 10 FPGA w sekcji interfejsu PHY nadajnika-odbiornika w Intel Stratix i cewce H
- AN 778: Intel Stratix 10 — zastosowanie urządzenia nadawczo-odbiorczego — uwaga
Urządzenia Intel Arria 10
Urządzenia Intel Cyclone 10
Filmy
Tytuł |
Opis |
|---|---|
Intel Arria® 10 Konfiguracja urządzenia za pomocą protokołu (CvP) |
Dowiedz się, jak skonfigurować urządzenie Intel Arria 10 za pomocą protokołu PCIe. |
Projekt referencyjny DMA elementu nadrzędnego AVALON-MM PCIe w urządzeniu Intel Arria 10 (część 1) |
Dowiedz się, jak skonfigurować sprzęt referencyjny DMA mapowanego Avalon PCIe (Avalon-MM) w urządzeniach Intel Arria 10 zarówno dla systemów operacyjnych Linux, jak i Windows, dzięki filmowi z tej części 1. |
Projekt referencyjny DMA elementu nadrzędnego Avalon-MM PCIe w urządzeniu Intel Arria 10 (część 2) |
Dowiedz się, jak skonfigurować sprzęt referencyjny DMA mapowanego w pamięci PCIe Avalon W Intel Arria 10 urządzeń zarówno dla systemów operacyjnych Linux, jak i Windows, za pomocą tego filmu z części 2. |
5. Debugowanie
Informacje o wersji rdzenia własności intelektualnej (IP)
Urządzenia Intel Agilex
- Ip cewki P do rdzenia PCI Express IP — informacje o wersji
- Wielokanałowy DMA do IP PCI Express — informacje o wersji
Urządzenia Intel Stratix 10
- Wielokanałowy DMA Intel Stratix 10 do PCI Express IP — informacje o wersji
- Twardy IP cewki L/H do rdzenia PCI Express IP — informacje o wersji
- Ip cewki P do rdzenia PCI Express IP — informacje o wersji
Urządzenia Intel Arria 10 i Intel Cyclone 10
Przewodniki do analizy usterek
FPGA Wskazówki dotyczące rozmieszczenia zasobów
6. Dodatkowe zasoby
Migracja do urządzeń Intel Stratix 10
Lista integratorów PCIe-SIG
Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.