Centrum programistów Intel® Stratix® 10 FPGA

Centrum FPGA Developer Center składa się ze standardów branżowych. Dzięki temu otrzymasz różne zasoby umożliwiające ukończenie Intel® FPGA projektowania. Każdy etap projektowania jest szczegółowo opisany w podrozdzielniach z łączami umożliwiającymi wybór i przechodzenie pomiędzy różnymi seriami urządzeń generacji 10.

1. Informacje o urządzeniu

Dokumentacji

Przewodniki użytkownika / Omówienie urządzeń / dane katalogowe urządzeń / Informacje o aplikacjach

Urządzenie Intel® Stratix® 10 GX/SX — omówienie

Dane katalogowe urządzeń Intel® Stratix® 10

Wytyczne dotyczące połączeń z rodziną urządzeń Intel Stratix 10 GX, MX i SX

Instrukcja obsługi taktowania i PLL Intel Stratix 10

Instrukcja obsługi konfiguracji Intel Stratix 10

Intel Stratix 10 — instrukcja obsługi we/wy ogólnego przeznaczenia

Intel Stratix 10 Szybki interfejs we/wy LVDS

Intel Stratix 10 JTAG Boundary-Scan Testing – instrukcja obsługix

Podręcznik użytkownika zestawów macierzy logicznych Intel Stratix 10 i adaptacyjnych modułów logicznych

Instrukcja obsługi zarządzania energią Intel Stratix 10

Instrukcja obsługi łagodzenia skutków skutków Intel Stratix 10 SEU

Instrukcja obsługi konwertera analogowego do cyfrowego Intel Stratix 10

Wytyczne dotyczące projektowania urządzeń Intel Stratix 10

Instrukcja obsługi pamięci wbudowanej Intel Stratix 10

Instrukcja obsługi interfejsu PHY nadajnika-odbiornika cewki Intel Stratix 10 L i H

Instrukcja obsługi interfejsu PHY nadajnika-odbiornika cewki Intel Stratix 10 L i H

Urządzenie Intel Stratix 10 MX (system-in-package DRAM) — omówienie

Przewodnik użytkownika rdzenia IP dla klienta poczty Intel Stratix 10 FPGA

Uwagi dotyczące sekwencjonowania zasilania dla urządzeń Intel® Cyclone® 10 GX, Intel® Arria® 10 i Intel Stratix 10

Projektowanie urządzeń Stratix 10 z myślą o zasilaniu

Stratix 10 urządzeń , wytyczne dotyczące układu interfejsu sygnału dużej prędkości

Zastosowanie urządzenia nadawczo-odbiorczego Intel Stratix 10

2. Protokół interfejsu

Dokumentacji

3. Planowanie projektów

Dokumentacji

4. Wpis projektu

Dokumentacji

Oprogramowanie Intel® Quartus® Prime Pro Edition to dojrzały syntezator, który umożliwia ci przystąpienie do projektów z maksymalną elastycznością. Jeśli jesteś nowy w tych językach, możesz skorzystać z przykładów online lub wbudowanych szablonów, aby rozpocząć pracę.

Verilog

VHDL

Oprogramowanie Intel Quartus Prime Pro Edition oferuje szablony Verilog i VHDL często używanych struktur. Więcej informacji na temat korzystania z tych szablonów można znaleźć w sekcji "Korzystanie z szablonów HDL" w podręczniku Intel Quartus Prime Pro.

Oprogramowanie projektowe Intel® Quartus® Prime zawiera również Intel® High Level Synthesis Compiler , który syntetyzuje funkcję C++ w implementacji RTL, zoptymalizowanej pod kątem Intel® FPGA produktów.

5. Symulacja i weryfikacja

Dokumentacji

6. Wdrażanie i optymalizacja

Dokumentacji

7. Analiza timingów

Dokumentacji

8. Debugowanie na chipie

Dokumentacji

Przewodniki użytkownika / Omówienie urządzeń / dane katalogowe urządzeń / Informacje o aplikacjach

Przewodnik użytkownika programu: Intel Quartus Prime Pro Edition

Analizowanie i debugowanie projektów za pomocą konsoli systemowej

Projektowanie debugowania przy użyciu źródeł i sond w systemie

Przewodnik użytkownika narzędzi do debugowania: Intel Quartus Prime Pro Edition

Intel FPGA Virtual JTAG (Intel FPGA_virtual_jtag) IP Core — przewodnik użytkownika

Analizowanie i debugowanie projektów za pomocą konsoli systemowej

Adaptacyjne oprogramowanie do FPGA — debugowanie i analiza wydajności

Pakiety makrcell do śledzenia systemów to główne zalety debugowania systemu SoC o wysokiej wydajności

ByteBlaster II — instrukcja obsługi przewodów pobierania

Intel FPGA USB — przewodnik użytkownika kabla pobierania

Intel FPGA Download Cable II — instrukcja obsługi

Przewodnik użytkownika kabla komunikacyjnego EthernetBlaster

Obsługa BSDL

AN 827: Ujednolicone narzędzie do generowania plików programowania

AN 323: korzystanie z wbudowanych analizatorów logicznych SignalTap II w systemach SOPC Builder, pliki projektowe

AN 446: debugowanie systemów Nios® II za pomocą Analizatora logicznego SignalTap II

AN 799: szybkie debugowanie konstrukcji Intel® Arria® 10 przy użyciu sondy sygnałowej i szybkiego rekompilowania

AN 693: Zdalne debugowanie sprzętu przez TCP/IP dla Intel FPGA SoC

AN 541: Przewodnik po debugowaniu sprzętu SerialLite II

AN 543: Debugowanie oprogramowania Nios II za pomocą debuggera Lauterbach

AN 585: symulacja debugowania przy użyciu testu Ethernet o potrójnej prędkości

AN 624: debugowanie za pomocą konsoli systemowej przez TCP/IP

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.