Wbudowane centrum zasobów debugowania

Wraz ze wzrostem wydajności, rozmiaru i złożoności układów FPGA proces weryfikacji może stać się krytyczną częścią cyklu projektowania FPGA. Aby zmniejszyć złożoność procesu weryfikacji, Intel® FPGA zapewnia portfolio wbudowanych narzędzi do debugowania. Wbudowane narzędzia do debugowania umożliwiają przechwytywanie w czasie rzeczywistym wewnętrznych węzłów w projekcie, aby pomóc w szybkiej weryfikacji projektu bez użycia sprzętu zewnętrznego.

Krótki przegląd portfolio narzędzi do debugowania na chipie i planera chipów można znaleźć w sekcji SignalTap* II Embedded Logic Analyzer na stronach produktów Weryfikacja i Poziom płyty.

Aby wyszukać znane problemy z debugowaniem w układzie i rozwiązania pomocy technicznej, użyj intel® FPGA Knowledge Database. Możesz także odwiedzić społeczność Intel, aby połączyć się i omówić problemy techniczne z innymi użytkownikami Intel® FPGA.

Aby uzyskać dalszą pomoc techniczną, użyj mySupport do tworzenia, wyświetlania i aktualizowania zgłoszeń serwisowych.

Zasoby debugowania w układzie scalonym

Tabela 1 zawiera łącza do dostępnej dokumentacji dotyczącej narzędzi do debugowania w układzie.

Tabela 1. Dokumentacja referencyjna debugowania w układzie scalonym

Zasób

Opis

Szybkie debugowanie projektu za pomocą SignalProbe (PDF)

Ten rozdział Podręcznika oprogramowania deweloperskiego Quartus® II opisuje funkcję SignalProbe. Ta funkcja sprawia, że weryfikacja projektu jest bardziej wydajna dzięki szybkiemu kierowaniu sygnałów wewnętrznych do pinów I/O bez wpływu na projekt.

Debugowanie projektu przy użyciu wbudowanego analizatora logicznego SignalTap II (PDF)

Ten rozdział Podręcznika oprogramowania rozwojowego Quartus II zawiera opis przepływu weryfikacji za pomocą wbudowanego analizatora logicznego SignalTap II. Wbudowany analizator logiczny SignalTap II debuguje projekt FPGA, sondując wewnętrzne sygnały w projekcie, podczas gdy projekt działa z pełną prędkością.

Debugowanie w systemie przy użyciu zewnętrznych analizatorów logicznych (PDF)

Ten rozdział Podręcznika oprogramowania deweloperskiego Quartus II zawiera informacje na temat funkcji interfejsu analizatora logicznego. Ta funkcja łączy duży zestaw sygnałów wewnętrznych urządzeń z niewielką liczbą pinów wyjściowych do celów debugowania i umożliwia korzystanie z zaawansowanych funkcji zewnętrznego analizatora logicznego.

Aktualizacja pamięci i stałych w systemie (PDF)

Ten rozdział Podręcznika oprogramowania deweloperskiego Quartus II opisuje edytor zawartości pamięci systemowej. Ta funkcja zapewnia dostęp do odczytu i zapisu do pamięci i stałych FPGA w systemie za pośrednictwem interfejsu JTAG.

Projektowanie debugowania przy użyciu źródeł i sond w systemie (PDF)

Ten rozdział Podręcznika oprogramowania deweloperskiego Quartus II opisuje funkcje źródeł i sond w systemie. Ta funkcja konfiguruje niestandardowe łańcuchy rejestrów do sterowania lub próbkowania dowolnego węzła logicznego w projekcie, zapewniając łatwy sposób wprowadzania prostych bodźców wirtualnych i przechwytywania bieżącej wartości oprzyrządowanych węzłów.

Debugowanie łącza nadawczo-odbiorczego przy użyciu oprogramowania Quartus II (PDF)

W tym rozdziale podręcznika Quartus II opisano, jak używać nowego zestawu narzędzi nadawczo-odbiorczych wprowadzonego w oprogramowaniu Quartus II w wersji 10.0 do weryfikacji szybkich łączy urządzeń nadawczo-odbiorczych Intel® FPGA w systemie. Układ FPGA firmy Intel® zawiera również przykłady projektów w tym rozdziale, aby rozpocząć pracę z zestawem narzędzi nadawczo-odbiorczych.

sld_virtual_jtag Megafunction Podręcznik użytkownika (PDF)

Ten podręcznik opisuje megafunkcję Virtual JTAG, znaną również jako megafunkcja sld_virtual_jtag. Megafunkcja sld_virtual_jtag ułatwia korzystanie z portu JTAG jako prostego interfejsu komunikacyjnego, umożliwiając tworzenie niestandardowych rozwiązań debugowania.

AN 323: Korzystanie z wbudowanych analizatorów logicznych SignalTap II w systemach SOPC Builder (PDF)

Pliki projektowe

Niniejsza nota aplikacyjna opisuje sposób korzystania z analizatora logicznego SignalTap II do monitorowania sygnałów znajdujących się wewnątrz modułu systemowego generowanego przez SOPC Builder.

Pliki projektowe dla AN 323: Używanie wbudowanych analizatorów logicznych SignalTap II w SOPC Builder Systems.

AN 446: Debugowanie systemów Nios® II za pomocą analizatora logicznego SignalTap II (PDF)

W niniejszej nocie aplikacyjnej przeanalizowano użycie wtyczki Nios II w analizatorze logicznym SignalTap II i przedstawiono możliwości, opcje konfiguracji i tryby użytkowania wtyczki.

Tabela 2 zawiera łącza do dostępnych szkoleń i demonstracji dotyczących narzędzi do debugowania na chipie.

Tabela 2. Szkolenia i demonstracje debugowania na chipie

Zasób

Opis

Wbudowany analizator logiczny SignalTap II

Wersja chińska: SignalTap II Embedded Logic Analyzer
(Jedna godzina)

Ten kurs szkoleniowy online zawiera szczegółowy przewodnik na temat korzystania z analizatora logicznego SignalTap II.

To półtoragodzinny kurs online.

Zestaw narzędzi nadawczo-odbiorczych

Dowiedz się, jak zweryfikować szybkie łącza nadawczo-odbiorcze na płycie za pomocą zestawu narzędzi nadawczo-odbiorczych (wprowadzonego w Quartus II v10.0) dzięki temu szkoleniowi online.

Jest to 40-minutowy kurs online.

Debugowanie i komunikacja z FPGA za pomocą wirtualnej megafunkcji JTAG

To szkolenie jest wprowadzeniem do korzystania z megafunkcji Virtual JTAG.

Jest to półgodzinny kurs online.

Narzędzie do debugowania i analizy oprogramowania Quartus II

Poznaj zaawansowane funkcje (w tym korzystanie z wbudowanych narzędzi do debugowania) oprogramowania Quartus II, które umożliwiają weryfikację projektu.

Jest to jednodniowy kurs prowadzony przez instruktora.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.