Partnerzy EDA: systemy FPGA EDA

Partnerzy EDA

Nasz ekosystem EDA zapewnia kompletne rozwiązanie projektowe do projektowania, weryfikacji i integracji ® FPGAs Intel® FPGAs z Twoimi systemami.

Projektowanie na poziomie systemu

Dostawca EDA

Nazwa produktu

Rozwiązanie projektowe

Altium

Projektant Altium

Narzędzie do projektowania wysokiego poziomu

Agnisys Technology Pvt Ltd

IDesignSpec

Zarejestruj zarządzanie mapą

z o.o.

KompilatorKitipec

Synteza na wysokim poziomie

Cadence Design Systems, Inc.

Synteza wysokiego poziomu Stratus

Synteza na wysokim poziomie

Technologie Duolog

Socrates

Zarejestruj zarządzanie mapą

Technologie przyspieszone impulsowo

Współtworzenie impulsów

Synteza i symulacja na wysokim poziomie

NEC

CyberWorkBench

Synteza na wysokim poziomie

PDTi

SpectaReg

Zarejestruj zarządzanie mapą

Systemy projektowe Na wydedykańczyńczej konstrukcj

Triton Tuner

Symulacja na poziomie systemu

Triton Builder

Synteza na wysokim poziomie

Akademia 2019/2019

TestBencher Pro

Narzędzie do projektowania wysokiego poziomu

Tworzenie projektów

Dostawca EDA

Nazwa produktu

Rozwiązanie projektowe

Grafika Mentor®

Projektant HDL

Narzędzie do zarządzania projektami, projektowania i analizy

Sigasi

Sigasi HDT

Wpis projektu, zrozumienie kodu, zarządzanie projektami i współpraca

Syntezy

Dostawca EDA

Nazwa produktu

Rozwiązanie projektowe

Grafika Mentor

Precyzja RTL

Synteza logiczna

Precyzja RTL plus

Zaawansowana synteza logiczna

Precyzja fizyczna

Narzędzie do zamykania timingów

Synopsys

Zsynchronizuj pro

Narzędzie do syntezy logicznej

Synplify Premier

Narzędzie do zamykania timingów

Weryfikacji

Dostawca EDA

Nazwa produktu

Rozwiązanie projektowe

Aldec, Inc.

ALINT-PRO

Sprawdzanie zasad projektowych i weryfikacja krzyżowania domeny zegarowej (CDC)

Niebieska perła

Analiza RTL

Sprawdzanie RTL

Tworzenie ograniczeń timingów

Generator ograniczeń

Weryfikacja krzyżowania domeny zegarowej (CDC)

Krzyżowanie domeny zegarowej (CDC)

Cadence Design Systems, Inc.

Sprawdzanie równoważności zgodność natknie się na

Weryfikacja w systemie Koderi

Automatyzacja projektów EMA

TimingDesigner

Weryfikacja timingów

FishTail

Ostrości

Generator ograniczeń

Potwierdzić

Weryfikacja wyjątku timingów

ReConcon

Sprawdzanie wyjątku timingów

Grafika Mentor

z o.o.

Sprawdzanie równoważności

Weryfikacja Questa Wiośli

Weryfikacja funkcjonalna

Weryfikacja krzyżowania domeny zegarowej w Questa

Weryfikacja krzyżowania domeny zegarowej

Rzeczywista realizacja

Mepatizjańska CDC

Weryfikacja krzyżowania domeny zegarowej

Akademia 2019/2019

TestBencher Pro

Generator testbench

WaveFormer Pro

Weryfikacja timingów

Synopsys

Chyłka na FPGA

Analiza RTL dla projektów FPGA

Chyłka Lint

Kontrole lint

cdc ad wyszukać ws

Weryfikacja krzyżowania domeny zegarowej (CDC)

VC Wisła Płd.

Weryfikacja właściwości funkcjonalne

Formalności

Sprawdzanie równoważności logicznej

Systemy Temento

Dialite — Wersja platformy

Weryfikacja w systemie i zintegrowane debugowanie RTL

Weryfikacja magistrali UWIERZYTELNIANIA

Weryfikacja w systemie

TransEDA

Specyfikacja VN

Sprawdzanie specyfikacji

Sprawdzanie VN

Sprawdzanie RTL

Osłona VN

Narzędzie ochrony maszyny skończonej (FSM)

Analiza coverability

Narzędzie do pokrycia kodu do symulacji i generacji testbench

Assertain-HDL

Sprawdzanie RTL w celu uzyskania zasięgu symulacji

Assertain-ABV

Sprawdzanie RTL w celu uzyskania zakresu funkcjonalnej weryfikacji

Projektowanie na poziomie płyty głównej

Dostawca EDA

Nazwa produktu

Rozwiązanie projektowe

Technologie Agi technologie

Zaawansowany system projektowy (ADS)

Analiza integralności sygnału (SI)

Altium

Projektant Altium

Schematy i układ płyty PCB
Analiza SI

Cadence Design Systems, Inc.

System Allegro FPGA – Chyłka

planowanie I/O FPGA

System OrCAD FPGA – Chyłka

planowanie I/O FPGA

Allegro PCB SI

Analiza SI

Eksplorator sygnału OrCAD

Analiza SI

Tworzenie projektów Allegro
Przechwytywanie / przechwytywanie WNP przy projektowaniu Alle biodrowego

Schematy płyty GŁÓWNEJ PCB

Uchwyć i uchwyć WNP w programie Cadence lubCAD

Schematy płyty GŁÓWNEJ PCB

Allegro PCB Designer

Układ płyty głównej PCB

Projektant komputerów OrCAD

Układ płyty głównej PCB

Grafika Mentor

Projektant we/wy

planowanie I/O FPGA

Integralność sygnału Hyper IX (SI)

Analiza SI

DxDesigner

Schematy płyty GŁÓWNEJ PCB

KLOCKI

Schematy i układ płyty PCB

Przedsiębiorstwo Ekspedycji

Układ płyty głównej PCB

Stacja płyty głównej

Układ płyty głównej PCB

Oprogramowanie Signal Integrity Software, Inc. (SiSoft)

Quantum-SI

Analiza SI

Synopsys

HSPICE

Analiza SI

Zuken

CR-5000

Schematy i układ płyty PCB

Prototypowanie ASIC

Dostawca EDA

Nazwa produktu

Rozwiązanie projektowe

Synopsys

Zaświadczam

Wielochipowy system partycjonowania

Optymalizacja projektu

Rozwiązanie do projektowania nazwy produktu dostawcy EDA
Plunify Intime Oprogramowanie do optymalizacji projektów

Wszyscy partnerzy EDA

Partner programu ACCESS

Projektowanie na poziomie systemu

Tworzenie projektów

Syntezy

Symulacji

Weryfikacji

Projektowanie na poziomie płyty głównej

Prototypowanie ASIC

Optymalizacja projektu

Aldec, Inc.

Technologie Agi technologie

Agnisys Technology Pvt Ltd

Altium

Atrenta

Niebieska perła

z o.o.

Cadence Design Systems, Inc.

Technologie Duolog

Automatyzacja projektów EMA

FishTail

Przyspieszenie impulsu
Technologii

Grafika Mentor

NEC

PDTi

Plunify

Systemy projektowe Na wydedykańczyńczej konstrukcj

Rzeczywista realizacja

Sigasi

Oprogramowanie Signal Integrity Software, Inc. (SiSoft)

Symfonia EDA

Akademia 2019/2019

Synopsys®

Systemy Temento

TransEDA

Zuken

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.