Partnerzy EDA: systemy FPGA EDA
Partnerzy EDA
Nasz ekosystem EDA zapewnia kompletne rozwiązanie projektowe do projektowania, weryfikacji i integracji ® FPGAs Intel® FPGAs z Twoimi systemami.
Projektowanie na poziomie systemu
Dostawca EDA |
Nazwa produktu |
Rozwiązanie projektowe |
|---|---|---|
Narzędzie do projektowania wysokiego poziomu |
||
Zarejestruj zarządzanie mapą |
||
Synteza na wysokim poziomie |
||
Synteza na wysokim poziomie |
||
Zarejestruj zarządzanie mapą |
||
Synteza i symulacja na wysokim poziomie |
||
Synteza na wysokim poziomie |
||
Zarejestruj zarządzanie mapą |
||
Symulacja na poziomie systemu |
||
Synteza na wysokim poziomie |
||
Narzędzie do projektowania wysokiego poziomu |
Tworzenie projektów
Dostawca EDA |
Nazwa produktu |
Rozwiązanie projektowe |
|---|---|---|
Narzędzie do zarządzania projektami, projektowania i analizy |
||
Wpis projektu, zrozumienie kodu, zarządzanie projektami i współpraca |
Syntezy
Dostawca EDA |
Nazwa produktu |
Rozwiązanie projektowe |
|---|---|---|
Synteza logiczna |
||
Zaawansowana synteza logiczna |
||
Narzędzie do zamykania timingów |
||
Narzędzie do syntezy logicznej |
||
Narzędzie do zamykania timingów |
Symulacji
Dostawca EDA |
Nazwa produktu |
Rozwiązanie projektowe |
|---|---|---|
Symulacji |
||
Symulacji |
||
Symulacji |
||
Symulacji |
||
Symulacji |
||
Symulator chmury z wskaźnikami |
Symulacji | |
Symulacji |
||
Symulacji |
||
Symulacji |
Weryfikacji
Dostawca EDA |
Nazwa produktu |
Rozwiązanie projektowe |
|---|---|---|
Sprawdzanie zasad projektowych i weryfikacja krzyżowania domeny zegarowej (CDC) |
||
| Niebieska perła | Sprawdzanie RTL |
|
Generator ograniczeń |
||
Krzyżowanie domeny zegarowej (CDC) |
||
Weryfikacja w systemie Koderi |
||
Weryfikacja timingów |
||
Generator ograniczeń |
||
Weryfikacja wyjątku timingów |
||
Sprawdzanie wyjątku timingów |
||
Sprawdzanie równoważności |
||
Weryfikacja funkcjonalna |
||
Weryfikacja krzyżowania domeny zegarowej |
||
Weryfikacja krzyżowania domeny zegarowej |
||
Generator testbench |
||
Weryfikacja timingów |
||
Analiza RTL dla projektów FPGA |
||
Kontrole lint |
||
Weryfikacja krzyżowania domeny zegarowej (CDC) |
||
Weryfikacja właściwości funkcjonalne |
||
Sprawdzanie równoważności logicznej |
||
Weryfikacja w systemie i zintegrowane debugowanie RTL |
||
Weryfikacja w systemie |
||
Sprawdzanie specyfikacji |
||
Sprawdzanie RTL |
||
Narzędzie ochrony maszyny skończonej (FSM) |
||
Narzędzie do pokrycia kodu do symulacji i generacji testbench |
||
Sprawdzanie RTL w celu uzyskania zasięgu symulacji |
||
Sprawdzanie RTL w celu uzyskania zakresu funkcjonalnej weryfikacji |
Projektowanie na poziomie płyty głównej
Dostawca EDA |
Nazwa produktu |
Rozwiązanie projektowe |
|---|---|---|
Analiza integralności sygnału (SI) |
||
Schematy i układ płyty PCB |
||
planowanie I/O FPGA |
||
planowanie I/O FPGA |
||
Analiza SI |
||
Analiza SI |
||
Tworzenie projektów Allegro |
Schematy płyty GŁÓWNEJ PCB |
|
Schematy płyty GŁÓWNEJ PCB |
||
Układ płyty głównej PCB |
||
Układ płyty głównej PCB |
||
planowanie I/O FPGA |
||
Analiza SI |
||
Schematy płyty GŁÓWNEJ PCB |
||
Schematy i układ płyty PCB |
||
Układ płyty głównej PCB |
||
Układ płyty głównej PCB |
||
Analiza SI |
||
Analiza SI |
||
Schematy i układ płyty PCB |
Prototypowanie ASIC
Dostawca EDA |
Nazwa produktu |
Rozwiązanie projektowe |
|---|---|---|
Wielochipowy system partycjonowania |
Optymalizacja projektu
Wszyscy partnerzy EDA
Partner programu ACCESS |
Projektowanie na poziomie systemu |
Tworzenie projektów |
Syntezy |
Symulacji |
Weryfikacji |
Projektowanie na poziomie płyty głównej |
Prototypowanie ASIC |
Optymalizacja projektu |
|---|---|---|---|---|---|---|---|---|
|
|
|
✓ |
✓ |
|
|
|
|
|
|
|
|
|
✓ |
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
✓ |
✓ |
✓ |
|
|
|
✓ |
|
|
|
|
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
✓ |
|
✓ |
|
|
|
|
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
✓ |
|
|
|
|
|
✓ |
|
|
✓ |
✓ |
|
|
|
|
✓ |
|
✓ |
✓ |
✓ |
✓ |
✓ |
|
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
|
✓ |
|
|
Zostań partnerem
Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.