Centrum obsługi DisplayPort IP

Witamy w centrum wsparcia technicznej DisplayPort intellectual property (IP)!

Tutaj znajdziesz informacje o tym, jak planować, wybierać, projektować, wdrażać i weryfikować rdzenie IP DisplayPort. Istnieją również wskazówki dotyczące sposobu wywołania systemu i debugowania łączy DisplayPort. Ta strona jest podzielona na kategorie, które są zgodne z przepływem projektu systemu DisplayPort od początku do końca.

Ciesz się podróżą!

Uzyskaj zasoby pomocy technicznej dla urządzeń Intel® Stratix® 10, Intel Arria® 10 i Intel Cyclone® 10 z poniższych stron. W przypadku innych urządzeń wyszukaj za pomocą następujących łączy: Archiwum dokumentacji, Kursy szkoleniowe, Filmy i webcasty, Przykłady projektówi Baza wiedzy.

1. Wybór urządzenia i adresu IP

Której rodziny urządzeń Intel® FPGA powinienem używać?

Szybkość łącza obsługiwana przez rodzinę urządzeń

Co to jest wykorzystanie zasobów układu FPGA DisplayPort Intel FPGA IP Core?

Poniższa tabela przedstawia informacje o zasobach dla urządzeń Arria V i Cyclone V korzystających z M10K;

Urządzenia Intel Arria 10, Intel Stratix 10 i Stratix V korzystające z M20K.

Zasoby zostały uzyskane przy użyciu następujących ustawień parametrów:

• Tryb = simpleks
• Maksymalna liczba pasów ruchu = 4 pasy ruchu
• Maksymalna głębia kolorów wejściowych wideo = 8 bitów na kolor (bpc)
• Tryb wprowadzania pikseli = 1 piksel na zegar

Ta sekcja zawiera tabele przedstawiające rozmiar i wydajność odmiany rdzenia IP.

Powyższa tabela zawiera zasoby i oczekiwaną wydajność dla wybranych odmian.

Wyniki uzyskano przy użyciu oprogramowania Intel® Quartus® Prime Software v19.1 dla następujących urządzeń:

• Intel Arria 10 (10AX115S2F45I1SG)
• Intel Cyclone 10 GX (10CX220YF780E5G)
• Intel Stratix 10 (1SG280HU1F50E2VGS1)
• Arria V (5AGXFB3H4F40C5)
• Cyklon V (5CGTFD9E5F35C7)
• Stratix V (5SGXEA7K2F40C2)

2. Przepływ projektu i integracja IP

Jakie informacje/dokumentacja są dostępne w DisplayPort?

Urządzenia Intel Stratix 10, Intel Arria 10 i Intel Cyclone 10

• DisplayPort Intel FPGA IP Podręcznik użytkownika (HTML | PDF)

Urządzenia Intel Stratix 10

• Przykładowy projekt intel FPGA DisplayPort dla urządzeń Intel Stratix 10 (HTML | PDF)

Urządzenia Intel Arria 10

• Przykładowy projekt Intel FPGA DisplayPort dla urządzeń Intel Arria 10 (HTML | PDF)

Urządzenia Intel Cyclone 10

• Przykładowy projekt Intel FPGA DisplayPort dla urządzeń Intel Cyclone 10 (HTML | PDF)

Jak wygenerować rdzeń IP DisplayPort?

Aby wygenerować rdzeń IP DisplayPort, wykonaj następujące kroki:

• Utwórz projekt oprogramowania Intel Quartus Prime za pomocą Kreatora nowego projektu dostępnego w menu Plik.
• W menu Narzędzia kliknij polecenie Katalog IP.
• W obszarze Zainstalowany adres IP kliknij dwukrotnie pozycję Library > Interface Protocols > Audio &Video > DisplayPort Intel FPGA IP. Pojawi się edytor parametrów.
• W edytorze parametrów określ nazwę najwyższego poziomu dla niestandardowej odmiany adresu IP. Ta nazwa identyfikuje pliki odmian rdzenia IP w projekcie. Jeśli zostanie wyświetlony monit, określ również docelową rodzinę układów FPGA Intel i preferencje HDL pliku wyjściowego. Kliknij przycisk OK.
• Określ parametry i opcje w edytorze parametrów DisplayPort: Opcjonalnie wybierz wstępnie ustawione wartości parametrów. Ustawienia wstępne określają wszystkie początkowe wartości parametrów dla określonych zastosowań (jeśli są dostępne). Określ parametry definiujące podstawowe funkcje protokołu IP, konfiguracje portów i funkcje specyficzne dla urządzenia. Określ opcje przetwarzania podstawowych plików IP w innych narzędziach EDA.
• Kliknij przycisk Generuj, aby wygenerować rdzeń IP i pliki pomocnicze, w tym modele symulacyjne.
• Kliknij przycisk Zamknij po zakończeniu generowania pliku.
• Kliknij przycisk Zakończ.
• W przypadku wygenerowania wystąpienia rdzenia Intel FPGA IP DisplayPort w projekcie oprogramowania Intel Quartus Prime zostanie wyświetlony monit o dodanie pliku IP oprogramowania Intel Quartus Prime (qip) i pliku symulacji protokołu IP oprogramowania Intel Quartus Prime (sip) do bieżącego projektu oprogramowania Intel Quartus Prime.

Podobnie powyższe kroki można znaleźć w Podręczniku użytkownika DisplayPort IP Core:

• Procedura generowania DisplayPort IP Core w oprogramowaniu Intel Quartus Prime ›

Co jest obsługiwane w przykładzie projektu DisplayPort wygenerowanym przez Quartus?

Przykłady konstrukcji rdzenia Układu Graficznego Intel FPGA IP DisplayPort pokazują równoległe sprzężenie zwrotne od instancji DisplayPort RX do instancji DisplayPort TX z modułem Pixel Clock Recovery (PCR) lub bez. Poniższa tabela przedstawia przykładowe opcje projektowe dostępne dla urządzeń z serii 10.

Nuta: W przypadku urządzeń Intel Stratix 10 obsługa HBR3 jest wstępna.

Jak wygenerować przykład projektu Quartus DisplayPort?

W przypadku urządzeń z serii 10 użyj edytora parametrów Układu Intel FPGA DisplayPort w oprogramowaniu Intel Quartus Prime Pro Edition, aby wygenerować przykład projektu.

• Kliknij Narzędzia > katalog IP i wybierz rodzinę urządzeń docelowych.
• W katalogu IP znajdź i kliknij dwukrotnie pozycję DisplayPort Intel FPGA IP. Pojawi się okno Nowa odmiana adresu IP.
• Określ nazwę najwyższego poziomu dla niestandardowej odmiany adresu IP. Edytor parametrów zapisuje ustawienia odmian IP w pliku o nazwie ip.
• Możesz wybrać określone urządzenie FPGA w polu Urządzenie lub zachować domyślny wybór oprogramowania Intel Quartus Prime.
• Kliknij przycisk OK. Pojawi się edytor parametrów.
• Skonfiguruj żądane parametry zarówno dla TX, jak i RX. Uwaga: Przykładowy przepływ generowania projektu DisplayPort obsługuje tylko SST. Wybranie parametru Support MST uniemożliwia wygenerowanie przykładowego projektu.
• Na karcie Przykład projektu wybierz opcję DisplayPort SST Parallel Loopback With PCR lub DisplayPort SST Parallel Loopback Without PCR.
• Wybierz Symulacja, aby wygenerować testbench, a następnie wybierz Synthesis, aby wygenerować przykład projektu sprzętu. Należy wybrać co najmniej jedną z tych opcji, aby wygenerować przykładowe pliki projektu. Jeśli wybierzesz oba, czas generowania będzie dłuższy.
• W polu Target Development Kit wybierz dostępny zestaw intel intel FPGA. Jeśli wybierzesz zestaw deweloperski, urządzenie docelowe (wybrane w kroku 4) zmieni się, aby dopasować je do urządzenia w zestawie dewelopera.
• Kliknij przycisk Generuj przykładowy projekt.

Podobnie poniższe linki zawierają instrukcje krok po kroku dotyczące generowania przykładu projektu DisplayPort z oprogramowania Intel Quartus Prime:

• Układ Intel Stratix 10 FPGA ›
• Układ Intel Arria 10 FPGA ›
• Układ Intel Cyclone 10 FPGA ›

Jak skompilować i przetestować projekt?

W przypadku urządzeń z serii 10 kroki kompilacji i testowania projektu DisplayPort można znaleźć w następujących przykładowych podręcznikach użytkownika DisplayPort Design, w sekcji "Kompilowanie i testowanie projektu":

• Układ Intel Stratix 10 FPGA ›
• Układ Intel Arria 10 FPGA ›
• Układ Intel Cyclone 10 FPGA ›

Jak przeprowadzić symulację funkcjonalną DisplayPort?

W przypadku urządzeń z serii 10 poniżej przedstawiono kroki generowania symulacji funkcjonalnej DisplayPort:

• Włącz opcję symulacji w Edytorze parametrów DisplayPort i wygeneruj przykład projektu DisplayPort.
• Przeprowadź symulację ›
• Zrozumienie stołu testowego ›

Gdzie znajdę informacje na temat Clock Recovery Core?

Przykładowy projekt DisplayPort z serii 10 wykorzystuje adres IP odzyskiwania zegara pikseli. Informacje Clock Recovery Core można znaleźć w poniższym linku:

• Intel® DisplayPort IP Core Podręcznik użytkownika ›

Gdzie znajdę informacje na temat przepływu szkolenia DisplayPort Link?

Zanim urządzenie źródłowe będzie mogło wysłać dane wideo do urządzenia sink, należy ukończyć proces szkolenia Link między source-sink. Informacje na temat procesu Link Training można znaleźć pod poniższym linkiem:

• Intel DisplayPort IP Core Podręcznik użytkownika ›

Gdzie znajdę informacje na temat informacji o interfejsie API DisplayPort i DPCD?

Poniższe łącza przekierują użytkownika do dokumentacji interfejsu programowania aplikacji DisplayPort (API) i informacji DPCD:

• Lokalizacje DPCD obsługiwane przez źródło ›
• Lokalizacje DPCD obsługiwane przez zlewy ›
• Łącze do informacji referencyjnych interfejsu API DisplayPort ›

3. Projektowanie płyt i zarządzanie energią

Wskazówki dotyczące połączenia pinowego

Urządzenia Intel Stratix 10

• Intel Stratix 10 GX, MX, TX i SX Device Family Pin Wytyczne dotyczące połączeń PIN ›

Urządzenia Intel Arria 10

• Wytyczne dotyczące połączeń pinowych rodziny urządzeń Intel Arria 10 GX, GT i SX ›

Urządzenia Intel Cyclone 10

• Wytyczne dotyczące połączenia pinowego rodziny urządzeń Intel Cyclone 10 GX ›

Przegląd schematów

Urządzenia Intel Stratix 10

• Arkusz przeglądu schematów Intel Stratix 10 GX, MX i SX ›
• Intel Stratix 10 GX FPGA Development Kit Podręczniki użytkownika i schematy ›
• Intel Stratix 10 SX SoC Development Kit Podręczniki użytkownika i schematy ›

Urządzenia Intel Arria 10

• Intel Arria 10 GX, GT i SX Schematic Review Arkusz ›
• Intel Arria 10 GX FPGA Development Kit Podręczniki użytkownika i schematy ›
• Intel Arria 10 SoC Development Kit Podręczniki użytkownika i schematy ›

Urządzenia Intel Cyclone 10

• Intel Cyclone 10 GX Schematic Review Arkusz ›
• Intel Cyclone 10 GX FPGA Development Kit Podręczniki użytkownika i schematy ›

Wytyczne dotyczące projektowania płyt

• Rozwiązania w zakresie projektowania płyt ›
• Test układu płyty ›
• AN 114: Wytyczne dotyczące projektowania płyty sieciowej dla pakietów urządzeń programowalnych Intel® ›
• AN 766: Urządzenia Intel Stratix 10, wytyczne dotyczące projektowania układu interfejsu szybkiego sygnału ›
• AN 613: Zagadnienia dotyczące projektowania układu stosu płytek drukowanych dla układów Intel FPGA ›
• AN745: Wytyczne projektowe dla interfejsu Intel FPGA DisplayPort(HTML | PDF)
• FmC DisplayPort Daughter Card Revision 8 Schematy ›
• FmC DisplayPort Daughter Card Revision 11 Schemat ›
• Schemat karty córki HSMC DisplayPort 1.2 ›

Zastrzeżenie: Implementacja intelidów Arria 10 i Intel Stratix 10 Development Kit na pokładzie DisplayPort TX NIE jest zalecana, ponieważ nie pozwala na łączenie PMA + PCS. Użytkownikom zaleca się zapoznanie się z implementacją projektu Bitec.

Zarządzanie energią

• Wczesny estymator mocy (EPE) i analizator mocy ›
• AN 750: Używanie narzędzia Intel FPGA PDN do optymalizacji projektu sieci dostarczania energii ›
• Podręcznik użytkownika narzędzia Power Deliver Network (PDN) Dla poszczególnych urządzeń w systemie Power Deliver Network 2.0 ›

Zarządzanie energią cieplną

Urządzenia Intel Stratix 10

• AN 787: Intel Stratix 10 Thermal Modeling and Management(HTML | PDF)

Sekwencjonowanie mocy

Urządzenia Intel Stratix 10, Intel Cyclone 10 i Intel Arria 10

• AN 692: Zagadnienia dotyczące sekwencjonowania zasilania dla urządzeń Intel Cyclone 10 GX, Intel Arria 10 i Intel Stratix 10(HTML | PDF)

Mój projekt wymaga karty córki Bitec FMC. Jak je wybrać?

Poniższa tabela zawiera krótkie wskazówki dotyczące wyboru wersji karty córki Bitec FMC

Czy istnieje wymóg korzystania z jedno- lub dwupasmowego kanału nadawczo-odbiorczego z kartą potomną Bitec FMC dla urządzeń serii 10?

Tak. W przypadku projektu DisplayPort, który używa / odnosi się do wczesnej wersji karty córki Bitec FMC (wersja 9 i wcześniejsze), przypisanie pinu w poniższym linku musi być przestrzegane w TX i RX ze względu na odwrócenie pasa ruchu i odwrócenie polaryzacji na kanale.

Jak utworzyć projekt DisplayPort tylko TX lub RX?

Ogólne wytyczne dotyczące tworzenia konstrukcji tylko DisplayPort TX lub RX można znaleźć w podręczniku użytkownika Intel DisplayPort Design Example . Alternatywnie, bardziej szczegółowe wyjaśnienie specyficzne dla projektu DisplayPort TX można znaleźć w AN 883: Intel Arria 10 DisplayPort TX-only Design User Guide.

4. Przykłady projektów i wzory referencyjne

Urządzenia Intel Arria 10

• AN 793: Intel Arria 10 DisplayPort 4Kp60 z potokiem przetwarzania wideo i obrazu Retransmit Reference Design(HTML | PDF)
• Intel Arria 10 DisplayPort TX-only Design Podręcznik użytkownika (HTML | PDF)
• Przykład konstrukcji Intel Arria 10 DisplayPort z wbudowanym złączem (tylko TX) ›
• DisplayPort UHD Scaler and Mixer Design Przykładowy podręcznik użytkownika ›

5. Debugowanie

Jak debugować projekt DisplayPort?

W naszym przykładzie projektu DisplayPort dostępnych jest kilka opcji debugowania, które można zintegrować z projektem użytkownika:

• Obserwacja diody LED użytkownika zestawu rozwojowego na pokładzie ›
• Obserwacja informacji o atrybutach głównego strumienia i ruchu w kanale pomocniczym ›
• Kalkulator przepustowości i PCR Intel DisplayPort

Podstawowa wersja własności intelektualnej (IP)

• DisplayPort IP Core — informacje o wersji (HTML | PDF)

Rozwiązanie bazy wiedzy

• Przeszukaj bazę wiedzy (urządzenia Intel Cyclone 10) ›
• Przeszukaj bazę wiedzy (urządzenia Intel Arria 10) ›
• Przeszukaj bazę wiedzy (urządzenia Intel Stratix 10) ›