Centrum pomocy technicznej IP interfejsów pamięci zewnętrznych

Witamy na stronie obsługi interfejsu pamięci zewnętrznej (EMIF) ! Tutaj znajdziesz informacje dotyczące Intel® Agilex™, Intel® Stratix® 10, Intel® Arria® 10 oraz Intel® Cyclone® 10 FPGAs na temat planowania, projektowania, wdrażania i weryfikacji zewnętrznych interfejsów pamięci. Na tej stronie znajdziesz również debugowanie, szkolenia i inne materiały.

Ta strona jest skonfigurowana tak, aby od początku do końca przejść przez proces projektowania.

W celu uzyskania zasobów pomocy technicznej dotyczących innych FPGAs wyszukaj poniższe linki: Archiwum dokumentacji, kursy szkoleniowe, filmy i webcasty, przykłady projektów i baza wiedzy.

1. Wybór urządzenia

Jak wybrać urządzenie?

Dostępne są dwa narzędzia ułatwiające wybór Intel® FPGA w zależności od wymagań dotyczących pamięci:

Jak wybrać zewnętrzną własność intelektualną (IP)?

Aby dowiedzieć się więcej o różnej dostępnej własności intelektualnej (IP), zapoznaj się z następującym programem szkoleń internetowych:

2. Przewodniki użytkownika i dokumentacja

Urządzenia Intel Agilex

Instrukcja obsługi IP EMIF

• Instrukcja obsługi interfejsów pamięci zewnętrznych Intel Agilex FPGA IP

Przykład projektu — instrukcja obsługi

• Przykładowy przewodnik użytkownika do interfejsów pamięci zewnętrznych Intel Agilex FPGA IP

Wersji

• Informacje o wersji rdzenia IP Intel Agilex FPGA zewnętrznych interfejsów pamięci

Pliki pin-out

• pin-out urządzenia Intel Agilex oraz adres/polecenie EMIF

Urządzenia Intel Stratix 10

Instrukcja obsługi IP EMIF

• Instrukcja obsługi interfejsów pamięci zewnętrznych Intel Stratix 10 FPGA IP

Przykład projektu — instrukcja obsługi

• Przykładowy przewodnik użytkownika dotyczący interfejsów pamięci zewnętrznych Intel Stratix 10 FPGA IP

Wersji

• Informacje o wersji rdzenia IP dla interfejsów pamięci zewnętrznych Intel Stratix 10 FPGA

Pliki pin-out

• pin-out urządzenia Intel Stratix 10 oraz pin-out adresu/polecenia EMIF

Urządzenia Intel Arria 10

Instrukcja obsługi IP EMIF

• Instrukcja obsługi interfejsów pamięci zewnętrznych Intel Arria 10 FPGA IP

Przykład projektu — instrukcja obsługi

• Przykładowy przewodnik użytkownika dotyczący interfejsów pamięci zewnętrznych Intel Arria 10 FPGA IP

Wersji

• Intel Arria 10 FPGA IP Core — informacje o wersji

Pliki pin-out

• pin-out urządzenia Intel Arria 10 oraz pin-out adresu/polecenia EMIF

Urządzenia Intel Cyclone 10

Instrukcja obsługi IP EMIF

• Instrukcja obsługi interfejsów pamięci zewnętrznych Intel Cyclone 10 GX FPGA IP

Przykład projektu — instrukcja obsługi

• Przykładowy przewodnik użytkownika dotyczący interfejsów pamięci zewnętrznych Intel Cyclone 10 GX FPGA IP

Wersji

• Informacje o wersji rdzenia IP Intel Cyclone 10 FPGA zewnętrznych interfejsów pamięci

Pliki pin-out

• pin-out Intel Cyclone 10 urządzeń i adres/pin-out EMIF

Intel FPGA PHY Lite

• Instrukcja obsługi interfejsów równoległych PHY lite Intel FPGA IP Core

Intel FPGA HBM2 — instrukcja obsługi

• Instrukcja obsługi interfejsu pamięci HIGH Bandwidth Memory (HBM2) Intel FPGA IP

3. Generacja IP EMIF

Gdzie mogę znaleźć informacje na temat IP EMIF?

W celu uzyskania informacji dotyczących własności intelektualnej (IP) interfejsu pamięci zewnętrznej (EMIF) zapoznaj się z następującymi przewodnikami użytkownika IP interfejsów pamięci zewnętrznych:

• Prosimy o zapoznanie się z sekcją "Podręcznik użytkownika"

Jak wygenerować IP EMIF?

Szczegółowe informacje dotyczące parametrów własności intelektualnej (IP) interfejsu pamięci zewnętrznej (EMIF) można znaleźć w następujących sekcjach specyficznych dla protokołu w następujących przewodnikach użytkownika IP EMIF:

Uwaga: w celu uzyskania dalszych informacji na temat "Jak wygenerować IP" zapoznaj się z sekcjami "Podręcznik użytkownika" i "Szkolenie i film".

Jak wykonać symulację funkcjonalną?

Szczegółowe informacje na temat symulacji własności intelektualnej (IP) interfejsu pamięci zewnętrznej (EMIF) można znaleźć w poniższej sekcji w podręcznikach użytkownika IP EMIF:

• Intel Agilex symulacja IP pamięci
• Ip symulacji pamięci Intel Stratix 10
• symulacja HBM2 IP 10 MX Intel Stratix 10 MX
• Ip symulacji pamięci Intel Arria 10
• Ip symulacji pamięci Intel Cyclone 10

Instrukcje dotyczące generowania przykładu symulacji EMIF oraz sposobu uruchamiania symulacji za pomocą oprogramowania do symulacji ModelSim*-Intel FPGA można znaleźć w następujących sekcjach w przykładowych przewodnikach użytkownika do projektowania ip EMIF:

• Intel Agilex wygenerowanie przykładu projektu EMIF do symulacji
• Intel Stratix 10 generując przykład projektu EMIF do symulacji
• Intel Arria 10 generując przykład projektu EMIF do symulacji
• Intel Cyclone 10 generując przykład projektu EMIF do symulacji

Aby uzyskać informacje dotyczące weryfikacji projektu EMIF, zapoznaj się z sekcją "Kursy szkoleniowe i filmy" w celu uzyskania informacji na temat kursu "Weryfikowanie interfejsów pamięci IP".

Gdzie mogę znaleźć informacje na temat rozmieszczenia zasobów FPGA i pinów?

Szczegółowe informacje o pinach interfejsu pamięci zewnętrznej (EMIF) można znaleźć w następujących sekcjach dla konkretnych protokołów w następujących przewodnikach użytkownika własności intelektualnej (IP) EMIF:

Uproszczone rozmieszczenie we/wy można znaleźć w interfejsie". W celu uzyskania łatwego w użyciu narzędzia drag-and-drop dostępnego w oprogramowaniu Intel Quartus Prime Pro Edition dla Intel Arria 10 i Intel Stratix 10 FPGAs. Zapoznaj się z następującymi filmami wideo, aby uzyskać informacje na temat korzystania z Interfejsu Chyłka i jego zalet:

• Interfejs z interfejsem do wideo EMIF (część 1)
• Interfejs z interfejsem do wideo EMIF (część 2)

W celu uzyskania dalszych informacji na temat interfejsu "Chyłka" w celu odpisania lokalizacji zasobów zapoznaj się z następującym programem szkoleń internetowych:

Dodatkowe zasoby

Czym jest Ping Pong PHY?

Ping Pong PHY umożliwia dwóm interfejsom pamięci udostępnianie magistrali adresu i sterowania. Jest to obsługiwane dla protokołów DDR3 i DDR4 oraz dla Stratix® V, Intel Arria 10 i Intel Stratix 10 FPGAs. W celu uzyskania informacji na temat koncepcji Ping Pong PHY, jego zalet i analizy wyników symulacji zapoznaj się z poniższym filmem:

• Wideo DDR4 Ping Pong PHY

Gdzie mogę znaleźć informacje na temat PHYLite?

IPPHYLite umożliwia tworzenie niestandardowych bloków interfejsu pamięci PHY dla Intel Arria 10 i Intel Stratix 10 FPGAs. Szczegółowe informacje na temat IP PHYLite można znaleźć w następującej instrukcji obsługi:

• Instrukcja obsługi rdzenia IP interfejsu PHYLite do interfejsów równoległych

Fordetailed informacje o tym, jak prawidłowo przypisać pinouts dla PHYLite w oparciu o różne rozmiary grup DQ/DQS, zapoznaj się z następującym filmem:

• Film dotyczący rozmieszczenia styków grupowych PHYLite (Uwaga: film ma również zastosowanie do Intel Stratix 10 urządzeń).

IP PHYLite obsługuje wiele różnych standardów I/O i wartości wypowiedzenia buforów wejściowych i wyjściowych dla Intel Arria 10 i Intel Stratix 10 FPGAs. Zapoznaj się z następującym filmem w celu uzyskania informacji dotyczących tworzenia bloku terminatora układu scalonego (OCT) oraz sposobu skojarzenia go z zakończonym buforem we/wy w IP PHYLite:

• Blok OCT do wideo PHYLite

4. Projektowanie i symulacja płyty głównej

Gdzie mogę znaleźć informacje na temat układu płyty głównej i projektu?

Szczegółowe informacje na temat układu płyty głównej i projektu interfejsu pamięci zewnętrznej (EMIF) można znaleźć w następujących sekcjach dla konkretnych protokołów w następujących przewodnikach użytkownika własności intelektualnej (IP) EMIF:

Jak wykonać symulację płyty głównej/kanału?

Aby uzyskać informacje na temat pomiaru zakłóceń międzysymbolowych (ISI) zapisu i odczytu, poleceń, adresu, kontroli i danych oraz ograniczeń rozmieszczenia banków we/wy, zapoznaj się z następującymi wytycznymi:

• wytyczne dotyczące symulacji kanału Intel Arria 10 urządzeń
• Obliczanie utraty kanału z wytycznych symulacji DDRx (Uwaga: wytyczne dotyczące Intel Arria 10 kanałów mają również zastosowanie do Intel Stratix 10 urządzeń)

W jaki sposób mogę obliczyć utratę płyty głównej i kanału?

Dostępne są dwa narzędzia, które pomogą Ci obliczyć problem z utratą płyty głównej i utratą kanału:

Gdzie mogę znaleźć informacje na temat zamykania timingów?

Informacje dotyczące zamykania timingów interfejsu pamięci zewnętrznej (EMIF) można znaleźć w poniższej sekcji w przewodnikach użytkownika własności intelektualnej (IP) EMIF:

• zamknięcie timingów Intel Agilex EMIF IP
• zamknięcie timingów Intel Stratix 10 EMIF IP
• zamknięcie timingów Intel Arria 10 EMIF IP
• zamknięcie timingów Intel Cyclone 10 EMIF IP

5. Debugowanie

Jak mogę debugować projekt interfejsu pamięci zewnętrznej?

Informacje dotyczące debugowania własności intelektualnej (IP) interfejsu pamięci zewnętrznej (EMIF) można znaleźć w poniższej sekcji w podręcznikach użytkownika IP EMIF:

• Debugowanie ip Intel Agilex EMIF
• Narzędzie Intel Agilex EMIF Self-Debug
• Debugowanie IP Intel Stratix 10 EMIF
• Debugowanie IP Intel Arria 10 EMIF
• Debugowanie IP Intel Cyclone 10 EMIF

Głównym narzędziem dostępnym do debugowania jest zestaw narzędzi do debugowania EMIF:

Jak używać zestawu narzędzi do debugowania EMIF?

Instrukcje krok po kroku wyjaśniające, jak łączyć wiele interfejsów pamięci w łańcuchu sieciowym w celu uzyskania zgodności z zestawem narzędzi do debugowania EMIF, zapoznaj się z następującą instrukcją obsługi:

• Debugowanie wielu interfejsów pamięci — przewodnik

Funkcja wykresu oczkowego odczytu/zapisu 2-D dostępna w zestawie narzędzi EMIF Debug Toolkit generuje wykresy oczkowe odczytu i zapisu dla każdego pinu danych. W celu uzyskania informacji na temat ważnych parametrów referencyjnych napięcia podczas procesu generacji IP EMIF oraz sposobu korzystania z funkcji wykresu oczkowego 2-D zapoznaj się z następującym filmem:

• Film na wykresie oczkowym 2-D

Generator ruchu 2.0 umożliwia testowanie i debugowanie zewnętrznego interfejsu pamięci za pomocą konfigurowalnego ruchu i wzorców testowych. Szczegółowe informacje dotyczące korzystania z funkcji Generatora ruchu 2.0 można znaleźć w poniższym przewodniku i filmach:

• Przewodnik po generatorze ruchu 2.0
• Generator ruchu wideo 2.0 (już wkrótce)

Funkcja "Przykuwanie sterowników" umożliwia przechwytywanie danych na pin w trybie odczytu i zapisu podczas ruchu w trybie użytkownika. W celu uzyskania informacji na temat różnic między czynnikiem wyekspresji i kalibracji sterownika oraz instrukcjami dotyczącymi korzystania z funkcji "Przyświeszczenie sterownika" zapoznaj się z następującymi filmami.

• Film insektujący wpis sterownika (część 1)
• Film insektujący wpis sterownika (część 2)

Aby uzyskać informacje dotyczące debugowania projektu EMIF, zapoznaj się z następującym programem szkoleń online:

Gdzie mogę znaleźć informacje dotyczące optymalizacji wydajności kontrolera?

Informacje dotyczące wydajności i efektywności kontrolera można znaleźć w poniższej sekcji w przewodnikach użytkownika własności intelektualnej (IP) zewnętrznych interfejsów pamięci (EMIF):

• Intel Agilex optymalizacja wydajności kontrolera
• Intel Stratix 10 optymalizacja wydajności kontrolera
• Wydajność kontrolera Intel Stratix 10 HBM2
• Intel Arria 10 optymalizacja wydajności kontrolera
• Intel Cyclone 10 optymalizacja wydajności kontrolera

Jak poznać znane problemy związane z EMIF?

Informacje na temat obecnych i znanych problemów związanych z IP EMIF można znaleźć w bazie wiedzy:

• Baza wiedzy na temat urządzeń Intel Agilex
• Baza wiedzy na temat urządzeń Intel Stratix 10
• Baza wiedzy na temat urządzeń Intel Arria 10
• Baza wiedzy na temat urządzeń Intel Cyclone 10

6. Kursy szkoleniowe i filmy

Szkolenia

Urządzenie Intel Agilex

• Wprowadzenie do interfejsów pamięci w urządzeniach Intel Agilex
• Integracja interfejsów pamięci w urządzeniach Intel Agilex
• Weryfikacja interfejsów pamięci w urządzeniach Intel Agilex
• Debugowanie interfejsów pamięci na chipie w urządzeniach Intel Agilex

Urządzenia Intel Arria 10 i Intel Stratix 10

• Wprowadzenie do IP interfejsów pamięci w urządzeniach Intel Arria 10 i Intel Stratix 10
• Integracja interfejsów pamięci IP w urządzeniach Intel Arria 10 amd Intel Stratix 10
• Sprawdzanie IP interfejsów pamięci w urządzeniach Intel Arria 10 i Intel Stratix 10
• Debugowanie interfejsów pamięci IP na chipie w urządzeniach z Intel Arria 10 i Intel Stratix 10
• Sprawdzanie IP interfejsów pamięci w urządzeniach Intel Arria 10
• Interfejsy pamięci HIGH Bandwidth Memory (HBM2) w urządzeniach o Intel Stratix 10 MX: implementacja

Wideo

• DDR4 Ping-Pong Phy (obsługiwane urządzenia to Stratix V, Intel Arria 10 i Intel Stratix 10)
  
• Przedstawiamy projektanta platformy BlueShift do projektowania interfejsów pamięci zewnętrznych – część 1 z 2
• Przedstawiamy projektanta platformy BlueShift do projektowania interfejsów pamięci zewnętrznych – część 2 z 2
• Jak wdrożyć pakiet pakietu w projekcie interfejsu pamięci zewnętrznej w systemie Intel Stratix 10 i Intel Arria 10
• Timingi płyty głównej do układu ip Intel Arria 10 EMIF
• Wdrażanie ponad ograniczeń w interfejsie pamięci zewnętrznej Intel Arria 10
• Automatyczne sprawdzanie wytycznych układu płyty głównej Intel® FPGA interfejsów pamięci zewnętrznej
• Jak zbudować projekt RLDRAM3 EMIF dla zestawu programistycznego Intel Arria 10 i przetestować stan kalibracji za pomocą zestawu narzędzi EMIF
• Zestaw narzędzi do interfejsu pamięci zewnętrznej Intel Arria 10
• przykładowy generator ruchu w Intel Arria 10 EMIF
• Wykorzystanie procesora programowego Nios® do debugowania interfejsów pamięci zewnętrznej Intel Arria 10

Masz pytania?

Zalecana lektura

Aby uzyskać informacje dotyczące własności intelektualnej (IP) interfejsu pamięci zewnętrznej (EMIF), zapoznaj się z następującymi przewodnikami użytkownika IP EMIF:

• Instrukcja obsługi IP interfejsów pamięci zewnętrznych Intel Stratix 10
• Intel Stratix 10 MX HBM2 IP — instrukcja obsługi
• Instrukcja obsługi IP interfejsów pamięci zewnętrznych Intel Arria 10
• Instrukcja obsługi IP interfejsów pamięci zewnętrznych Intel Cyclone 10
• Instrukcja obsługi interfejsów Intel® FPGA IP rdzenia PHY Lite do interfejsów równoległych

Zalecane szkolenie

Kursy szkoleniowe dotyczące interfejsów pamięci zewnętrznych można znaleźć w następujących katalogach szkoleń:

• Katalog kursów
• Katalog kursów – starsze wersje