Centrum obsługi sieci Ethernet
Witamy w Centrum Obsługi Ethernet IP!
Tutaj znajdziesz informacje o tym, jak wybrać, zaprojektować i zaimplementować łącza Ethernet. Istnieją również wskazówki dotyczące sposobu wywołania systemu i debugowania łączy Ethernet. Ta strona jest podzielona na kategorie, które są zgodne z przepływem projektu systemu Ethernet od początku do końca.
Ciesz się podróżą!
Uzyskaj zasoby pomocy technicznej dla urządzeń Intel® Agilex™, Intel® Stratix® 10, Intel® Arria® 10 i Intel® Cyclone® 10 z poniższych stron. W przypadku innych urządzeń wyszukaj za pomocą następujących łączy: Archiwum dokumentacji, Kursy szkoleniowe, Filmy i webcasty, Przykłady projektówi Baza wiedzy.
Wprowadzenie
1. Wybór urządzenia i adresu IP
Której rodziny układów FPGA Intel® powinienem używać?
Zapoznaj się z Tabelą 1, aby zrozumieć obsługę rdzenia własności intelektualnej (IP) Ethernet dla urządzeń Intel Agilex, Intel Stratix 10, Intel Arria 10 i Intel Cyclone 10. Porównaj cztery urządzenia, aby wybrać odpowiednie urządzenie do implementacji podsystemu Ethernet.
Tabela 1 - Obsługa urządzeń i IP Core
Rodzina urządzeń |
Typ kafelka (tylko urządzenie Intel® Agilex™) |
Rdzeń IP |
Interfejs elektryczny |
Korekcja błędów do przodu |
1588 Protokół czasu precyzji |
Automatyczne negocjacje / szkolenie linków |
---|---|---|---|---|---|---|
™ Intel® Agilex |
E-Płytka |
Podręcznik użytkownika E-Tile Hard IP for Ethernet Intel FPGA IP (HTML | PDF) E-Tile Hard IP for Ethernet Intel Agilex FPGA IP Design Przykładowy podręcznik użytkownika |
100GBASE-KR4 100GBASE-CR4 CAUI-4 CAUI-2 25GBASE-KR 25GBASE-CR 25GBASE-R AUI Łącze konsorcjum 25GBASE-R 10GBASE-KR 10GBASE-CR |
Trzcina Salomona (528, 514) Trzcina Salomona (544, 514) |
✓ |
✓ |
Płytka F |
Nadchodzące z publicznym wydaniem F-Tile |
TBD |
TBD |
TBD |
TBD |
|
Rodzina urządzeń |
Typ kafelków (tylko urządzenie Intel® Stratix® 10) |
Rdzeń IP |
Interfejs elektryczny |
Korekcja błędów do przodu |
1588 Protokół czasu precyzji |
Automatyczne negocjacje / szkolenie linków |
Intel® Stratix® 10 GX/SX/MX/TX/DX |
L-Tile i H-Tile |
Potrójna prędkość Ethernet Intel® FPGA IP |
10BASE-T 100BASET 1000BASE-T 1000BASE-X |
|
✓ |
✓ |
L-Tile i H-TIle |
Niskie opóźnienia Ethernet 10G MAC Intel FPGA IP |
10BASE-T 100BASET 1000BASE-T 1000BASE-X 10GBASE-R NBASE-T MGBASE-T |
Kod ognia FEC |
✓ |
✓ |
|
L-Tile i H-Tile |
10GBASE-R Intel FPGA IP |
|||||
L-Tile i H-Tile |
10GBASE-KR PHY Intel FPGA IP |
|||||
L-Tile i H-Tile |
1G / 2.5G / 5G / 10G Multi-rate Ethernet PHY Intel FPGA IP |
|||||
L-Tile i H-Tile |
Niskie opóźnienia 40 Gb / s Ethernet Intel FPGA IP |
40G-BASE-R4 |
Kod ognia FEC |
|
✓ |
|
Płytka H |
Intel® FPGA H-Tile Hard IP dla Ethernet Wyświetl podstawowy podręcznik użytkownika IP (HTML | PDF) |
50G-BASE-R2 100G-BASE-R4 |
|
|
✓ |
|
L-Tile i H-Tile |
25G Ethernet Intel Stratix 10 FPGA IP Wyświetl podstawowy podręcznik użytkownika IP (HTML | PDF) |
25GBASE-SR 10GBASE-R |
Trzcina Salomona (528, 514) |
✓ |
|
|
L-Tile i H-Tile |
Niskie opóźnienia 100 Gb / s Ethernet Intel FPGA IP |
100G-BASE-R4 |
Trzcina Salomona (528, 514) |
|
|
|
E-Płytka |
Podręcznik użytkownika E-Tile Hard IP for Ethernet Intel FPGA IP (HTML | PDF) E-Tile Hard IP dla Ethernet Intel Stratix 10 FPGA IP Design Przykładowy podręcznik użytkownika |
100GBASE-KR4 100GBASE-CR4 CAUI-4 CAUI-2 25GBASE-KR 25GBASE-CR 25GBASE-R AUI Łącze konsorcjum 25GBASE-R 10GBASE-KR 10GBASE-CR |
Trzcina Salomona (528, 514) Trzcina Salomona (544, 514) |
✓ |
✓ |
|
Rodzina urządzeń |
Rdzeń IP |
Interfejs elektryczny |
Korekcja błędów do przodu |
1588 Protokół czasu precyzji |
Automatyczne negocjacje / szkolenie linków |
|
Intel® Arria® 10 GX/GT/SX |
Potrójna prędkość Ethernet Intel FPGA IP |
10BASE-T 100BASET 1000BASE-T 1000BASE-X |
|
✓ |
✓ |
|
Niskie opóźnienia Ethernet 10G MAC Intel FPGA IP |
10BASE-T 100BASET 1000BASE-T 1000BASE-X 10GBASE-R NBASE-T MGBASE-T |
Kod ognia FEC |
✓ |
✓ |
||
10GBASE-R Intel FPGA IP |
||||||
XAUI PHY Intel FPGA IP |
||||||
1G/10GbE i 10GBASE-KR PHY Intel FPGA IP |
||||||
1G / 2.5G / 5G / 10G Multi-rate Ethernet PHY Intel FPGA IP Wyświetl podstawowy podręcznik użytkownika IP (HTML | PDF) |
||||||
Niskie opóźnienia 40 Gb / s Ethernet Intel FPGA IP Wyświetl podstawowy podręcznik użytkownika IP (HTML | PDF) Wyświetl przykładowy podręcznik użytkownika projektu (HTML | PDF) |
40G-BASE-R4 |
Kod ognia FEC |
✓ |
✓ |
||
Niskie opóźnienia 100 Gb / s Ethernet Intel FPGA IP |
100G-BASE-R10 100G-BASE-R4 |
Trzcina Salomona (528, 514) |
✓ |
|
||
Karta sieciowa Intel FPGA IP 25 Gb/s |
25G-BASE-R1 |
Trzcina Salomona (528, 514) |
✓ |
|
||
Karta sieciowa Intel FPGA IP 50 Gb/s |
50G-BASE-R2 |
|
|
|
||
Rodzina urządzeń |
Rdzeń IP |
Interfejs elektryczny |
Korekcja błędów do przodu |
1588 Protokół czasu precyzji |
Automatyczne negocjacje / szkolenie linków |
|
Intel® Cyclone® 10 LP/GX |
Potrójna prędkość Ethernet Intel FPGA IP |
10BASE-T 100BASET 1000BASE-T 1000BASE-X |
|
✓ |
✓ |
|
Niskie opóźnienia Ethernet 10G MAC Intel FPGA IP (Intel Cyclone® tylko 10 GX) |
10GBASE-R |
|
✓ |
|
Zapoznaj się z odpowiednimi podręcznikami użytkownika, aby zrozumieć i dowiedzieć się, czy różne funkcje wymienione w powyższej tabeli wzajemnie się wykluczają. Na przykład: Intel FPGA IP dla sieci Ethernet o niskim opóźnieniu 100 Gb / s (dla urządzeń Intel Arria 10) nie pozwala na jednoczesne włączenie RS-FEC i 1588 PTP.
2. Przepływ projektu i integracja IP
Gdzie mogę znaleźć informacje na temat integracji IP?
Zapoznaj się z sekcją Wprowadzenie w wybranym podręczniku użytkownika IP Core. Szczegółowe informacje można również znaleźć w następujących dokumentach:
Urządzenia Intel Arria 10
- AN 735: Wytyczne dotyczące migracji rdzenia IP mac Intel® FPGA o niskim opóźnieniu(HTML | PDF)
- AN 795: Wytyczne dotyczące wdrażania podsystemu Ethernet 10G przy użyciu rdzenia MAC IP o niskim opóźnieniu 10G w urządzeniach Arria® 10(HTML | PDF)
- AN 808: Wytyczne dotyczące migracji z podsystemu Intel Arria® 10 do Intel Stratix® 10 dla podsystemu Ethernet 10G(HTML | PDF)
Urządzenia Intel Stratix 10
Urządzenia Intel Agilex
Którego rdzenia IP Ethernet powinienem użyć?
Intel® FPGA IP dla Sieci Ethernet
Portfolio Intel FPGA IP for Ethernet zawiera różne typy adresów IP do obsługi szybkości transmisji danych od 10 Mb / s do 100 Gb / s. Rozwiązania Ethernet IP obejmują kontroler dostępu do nośnika i rdzeń PHY IP, który obejmuje zarówno fizyczne przyłączenie medium (PMA), jak i fizyczną podwarstwę kodującą (PCS). Aby uzyskać więcej informacji, zapoznaj się z następującymi podręcznikami użytkownika:
Urządzenia Intel Agilex
- Intel® E-Tile Hard IP for Ethernet Intel FPGA IP Podręcznik użytkownika (HTML | PDF)
- Intel E-Tile Transceiver PHY Podręcznik użytkownika (HTML | PDF)
- Narzędzie Intel E-Tile Channel Placement Tool POBIERZ
- Arkusz danych urządzenia Intel Agilex (| HTML PDF)
Urządzenia Intel Stratix 10
- Intel FPGA Triple Speed Ethernet IP Core Podręcznik użytkownika (HTML | PDF)
- Intel FPGA Low Latency Ethernet 10G MAC IP Core Podręcznik użytkownika (HTML | PDF)
- Intel Stratix 10 1G/2.5G/5G/10G Multi-rate Ethernet PHY IP Core Podręcznik użytkownika (HTML | PDF)
- Intel Stratix 10 10GBASE-KR PHY IP Core Podręcznik użytkownika (HTML | PDF)
- Intel Stratix 10 Low Latency 40-Gb/s Ethernet IP Core Podręcznik użytkownika (HTML | PDF)
- Intel Stratix 10 Low Latency 100-Gb/s Ethernet IP Core Podręcznik użytkownika (HTML | PDF)
- Intel Stratix 10 E-Tile Hard IP for Ethernet Intel FPGA IP Podręcznik użytkownika (HTML | PDF)
- Intel Stratix 10 E-Tile Transceiver PHY Podręcznik użytkownika (HTML | PDF)
- Intel Stratix 10 H-Tile Hard IP for Ethernet Intel FPGA IP Podręcznik użytkownika (HTML | PDF)
- Intel Stratix 10 L- i H-Tile Transceiver PHY Podręcznik użytkownika (HTML | PDF)
- Arkusz danych urządzenia Intel Stratix 10 (HTML | PDF)
- Narzędzie Intel E-Tile Channel Placement Tool POBIERZ
Urządzenia Intel Arria 10
- Intel FPGA Triple Speed Ethernet IP Core Podręcznik użytkownika (HTML | PDF)
- Intel FPGA Low Latency Ethernet 10G MAC IP Core Podręcznik użytkownika (HTML | PDF)
- Podręcznik użytkownika Sieci Ethernet IP Core 25 Gb/s(| HTML PDF)
- Podręcznik użytkownika Sieci Ethernet IP Core 50 Gb/s (| HTML PDF)
- Podręcznik użytkownika Sieci Ethernet IP Core o niskim opóźnieniu 40 Gb/s(html | PDF)
- Podręcznik użytkownika Sieci Ethernet IP Core o niskim opóźnieniu 100 Gb/s(| HTML PDF)
- Podręcznik użytkownika funkcji Ethernet MAC i PHY MegaCore o niskim opóźnieniu 40 i 100 Gb/s (HTML | PDF)
Urządzenia Intel Cyclone 10
3. Projektowanie płyt i zarządzanie energią
Przegląd schematów
Urządzenia Intel Cyclone 10
Urządzenia Intel Arria 10
Urządzenia Intel Stratix 10
Urządzenia Intel Agilex
Wytyczne dotyczące projektowania płyt
- Test układu płyty
- AN 114: Wytyczne dotyczące projektowania płyty dla pakietów urządzeń programowalnych Intel® (HTML | PDF)
- AN 766: Urządzenia Intel Stratix 10, wytyczne dotyczące projektowania układu interfejsu szybkiego sygnału(HTML | PDF)
- AN 613: Zagadnienia dotyczące projektowania układu stosu płytek drukowanych dla układów INTEL FPGA(HTML | PDF)
- AN 875: Wytyczne dotyczące projektowania płytek drukowanych Intel Stratix 10 E-Tile (HTML | PDF)
- AN 886: Wytyczne dotyczące projektowania urządzeń Intel Agilex (HTML | PDF)
- Intel Agilex Power Management Podręcznik użytkownika (HTML | PDF)
- Specyfikacja Intel Agilex Device Family High-Speed Serial Interface Signal Integrity Design Guidelines(HTML | PDF)
- AN 910: Wytyczne dotyczące projektowania sieci dystrybucji energii Intel Agilex(HTML | PDF)
Wczesny estymator mocy
- Wczesny estymator mocy (EPE) i analizator mocy
- AN 750: Używanie narzędzia Intel FPGA PDN do optymalizacji projektu sieci power Delivery(HTML | PDF)
- Podręcznik użytkownika narzędzia Power Deliver Network (PDN) Dla urządzenia (Power Deliver Network) 2.0 (HTML | PDF)
4. Przykłady projektów i wzory referencyjne
Przykłady projektów i projekty referencyjne
Urządzenia Intel Arria 10
- Potrójna prędkość Ethernet
- AN647: Jednoportowy potrójny Ethernet i wbudowany układ referencyjny PHY(HTML | PDF)
- AN-744: Skalowalny projekt referencyjny Triple Speed Ethernet dla urządzeń Intel Arria 10(HTML | PDF)
- Intel Arria 10 Triple Speed Ethernet i natywny przykład projektu PHY
- Intel Arria 10 Triple Speed Ethernet z IEEE 1588v2 i natywnym przykładem projektu PHY
- Sieć Ethernet 10G
- AN 699: Korzystanie z zestawu narzędzi Intel® FPGA Ethernet Design Toolkit (HTML | PDF)
- AN794: Intel Arria 10 Low Latency Ethernet 10G MAC i XAUI PHY Reference Design(HTML | PDF)
- AN 701: Skalowalny Ethernet 10G MAC o niskim opóźnieniu przy użyciu Intel Arria 10 1G/ 10G PHY(HTML | PDF)
- AN 838: Interoperacyjność między rozwiązaniem Ethernet Intel Arria 10 NBASE-T a Aquantia Ethernet PHY Reference Design(HTML | PDF)
- Intel Arria 10 SoC Scalable Multi-speed 10M-10G Ethernet Design Przykład
- Intel Arria 10 Scalable 10G Ethernet MAC + Native PHY z IEEE 1588v2 — przykład projektu
Urządzenia Intel Stratix 10
- Potrójna prędkość Ethernet
- AN830: Intel FPGA Triple Speed Ethernet i pokładowy układ phy Reference Design(HTML | PDF)
- Sieć Ethernet 1G/2,5G
- Przykład konstrukcji Ethernet 1G /2.5G dla Intel Stratix 10
- Sieć Ethernet 10G
- Przykładowy podręcznik użytkownika intel FPGA IP for Low Latency Ethernet 10G MAC design (HTML | PDF)
- Sieć Ethernet 40G
- Przykładowy podręcznik użytkownika intel FPGA IP dla sieci Ethernet o niskim opóźnieniu 40 Gb/s (HTML | PDF)
- Intel FPGA H-Tile Hard IP dla Ethernet
- Przykładowy podręcznik użytkownika projektu (HTML | PDF)
- Sieć Ethernet 100G
- Przykładowy podręcznik użytkownika intel FPGA IP for Low Latency 100-Gb/s Ethernet (HTML | PDF)
- E-Tile Hard IP dla Ethernet Intel Stratix 10
- Przykładowy projekt FPGA IP — podręcznik użytkownika (HTML | PDF)
Urządzenia Intel Agilex
5. Kursy szkoleniowe i filmy
Szkolenia
Filmy
Tytuł |
Opis |
---|---|
Jak działa rozwiązanie systemowe Intel FPGA 1588 w innym trybie zegara |
Dowiedz się więcej o nowym projekcie referencyjnym na poziomie systemu 1588 firmy Intel, wykorzystującym zarówno układ Intel FPGA IP for 10G Ethernet MAC z 10G BaseR PHY, jak i oprogramowanie, które obejmuje stos PTP LinuxPTPv1.5, preloader, sterownik Ethernet MAC 10 Gb / s i sterownik PTP. |
Techniki debugowania dla Intel FPGA Nios® II Ethernet Design - Część 1 |
Dowiedz się więcej o technikach debugowania dla projektów procesorów Ethernet lub Nios II. |
Techniki debugowania dla intel FPGA Nios II Ethernet Design - Część 2 |
Dowiedz się więcej o technikach debugowania dla projektów procesorów Ethernet lub Nios II. |
Jak debugować Intel FPGA Triple Speed Ethernet Auto Negotiation Issue |
Dowiedz się, jak używać funkcji automatycznej negocjacji do synchronizowania urządzeń peryferyjnych Ethernet. |
Dowiedz się, jak debugować problemy z potrójną synchronizacją łącza Ethernet. |
|
Dowiedz się, jak przeprowadzić migrację rdzeni IP do układów FPGA z rodziny Intel Arria 10, używając na przykładu intelowego układu INTEL FPGA dla triple-speed Ethernet. |
|
Dowiedz się więcej o intel intel fpga IP dla 10G Ethernet MAC o niskim opóźnieniu i jak migrować ze starszego procesora Intel FPGA IP dla 10G Ethernet MAC. |
|
Dowiedz się, jak korzystać z funkcji Ethernet w powłoce UEFI po uruchomieniu do fazy DXE. |
|
Skalowalny 10G MAC + 1G / 10G PHY z 1588 Design Example Hardware Demo |
Obejrzyj demonstrację intel fpga IP dla 10G Ethernet MAC i Intel® FPGA IP dla 1G/10G PHY z funkcją IEEE 1588. Dowiedz się, jak wykonać test sprzętowy projektu i jak zmodyfikować skrypt sprzętowy tcl, aby określić cel testu. |
Obejrzyj film 2.5G Ethernet IP Chalk Talk |
Inne filmy
6. Debugowanie
Narzędzia
Intel Stratix 10 Device Ethernet Link Inspector
Ethernet Link Inspector składa się z dwóch podudziałów:
- Monitor łącza — umożliwia ciągłe monitorowanie kondycji łącza Ethernet między urządzeniem Intel Stratix 10 a partnerem łącza. Niektóre z kluczowych funkcji, które możesz monitorować, to: Podsumowanie stanu łącza (blokada CDR, odzyskana częstotliwość RX, blokada wyrównania pasa ruchu itp.) Statystyki pakietów MAC, statystyki FEC itp.
- Analiza łącza - Umożliwia uzyskanie przezroczystości w sekwencji wywołania łącza (np. Auto-negocjacja, Trening linków itp.) lub dowolnego innego zdarzenia przechwyconego w pliku Signal Tap Logic Analyzer. Skonfiguruj i przechwyć plik Signal Tap Logic Analyzer dla danego zdarzenia, a następnie użyj analizy łączy, aby zaimportować przechwycone zdarzenie i zbadać zachowanie Intel Stratix 10 podczas tego zdarzenia.
Aby uzyskać dostęp do Inspektora łączy Ethernet dla określonej wersji oprogramowania Intel® Quartus®, zapoznaj się z poniższą tabelą.
- Informacje na temat modelu obsługi protokołu IP i urządzeń można znaleźć w sekcji "1.2 Obsługiwane rdzenie i urządzenia IP" w odpowiednim podręczniku użytkownika Inspektora łączy Ethernet.
Pliki narzędzi |
Wersja oprogramowania Intel Quartus |
Podręcznik użytkownika |
---|---|---|
Pakiet Intel Stratix 10 Ethernet Link Inspector STP dla Intel Quartus Prime 19.1 Pro (to narzędzie jest zintegrowane z Quartus 19.1+) |
Oprogramowanie Intel Quartus w wersjach 19.1 lub nowszych (L, H i E-Tiles) |
Intel Stratix 10 Ethernet Link Inspector Podręcznik użytkownika dla Quartus Prime 19.1 Pro |
Oprogramowanie Intel Quartus w wersjach od 18.0 do 18.1.2 (L, H i E-Tiles) |
Ethernet Link Inspector Podręcznik użytkownika v4.1 dla urządzeń Intel Stratix 10 | |
Oprogramowanie Intel Quartus 17.1 i starsze wersje (L i H-Tiles) |
Ethernet Link Inspector Podręcznik użytkownika v1.1 dla urządzeń Intel Stratix 10 |
Podstawowa wersja własności intelektualnej (IP)
Urządzenia Intel Cyclone 10
- Intel FPGA Triple Speed Ethernet IP Core — informacje o wersji (HTML | PDF)
- Intel FPGA Low Latency Ethernet 10G MAC IP Core Informacje o wersji (HTML | PDF)
Urządzenia Intel Arria 10
- Intel FPGA Triple Speed Ethernet IP Core — informacje o wersji (HTML | PDF)
- Intel FPGA Low Latency Ethernet 10G MAC IP Core Informacje o wersji (HTML | PDF)
- 1G/10G i Backplane Ethernet 10GBASE-KR PHY Informacje o wersji (HTML | PDF)
- 1G / 2.5G / 5G / 10G Multi-rate Ethernet PHY IP Core Informacje o wersji (HTML | PDF)
- 25G Ethernet IP Core — informacje o wersji (HTML | PDF)
- Niskie opóźnienia 40 Gb / s Ethernet IP Core Informacje o wersji (HTML | PDF)
- Informacje o wersji Sieci Ethernet IP Core o niskim opóźnieniu 100 Gb/s (HTML | PDF)
Urządzenia Intel Stratix 10
- Intel FPGA Triple Speed Ethernet IP Core — informacje o wersji (HTML | PDF)
- Intel FPGA Low Latency Ethernet 10G MAC IP Core Informacje o wersji (HTML | PDF)
- Intel Stratix 10 10GBASE-KR PHY Informacje o wersji (HTML | PDF)
- Intel Stratix 10 H-Tile Hard IP for Ethernet IP Core Informacje o wersji (HTML | PDF)
- Intel Stratix 10 Low Latency 40-Gb/s Ethernet IP Core — informacje o wersji (HTML | PDF)
- Intel Stratix 10 Low Latency 100-Gb/s Ethernet IP Core — informacje o wersji (HTML | PDF)
- Intel Stratix 10 E-Tile Hard IP for Ethernet Intel FPGA IP Informacje o wersji (HTML | PDF)
Urządzenia Intel Agilex
Przewodniki po analizie drzewa błędów
Rozwiązanie bazy wiedzy
Urządzenia Intel Cyclone 10
- Przeszukaj bazę wiedzy (Intel FPGA IP dla Triple Speed Ethernet)
- Przeszukaj bazę wiedzy (Intel FPGA IP dla Low Latency Ethernet 10G MAC)
Urządzenia Intel Arria 10
- Przeszukaj bazę wiedzy (Intel FPGA IP dla Triple-Speed Ethernet)
- Przeszukaj bazę wiedzy (Intel FPGA IP dla Low Latency Ethernet 10G MAC)
- Przeszukaj bazę wiedzy (Intel FPGA IP dla 1G/10G i Backplane Ethernet 10GBASE-KR PHY)
- Przeszukaj bazę wiedzy (Intel FPGA IP dla 1G / 2.5G / 5G / 10G Ethernet Multi-rate PHY)
- Przeszukaj bazę wiedzy (Intel FPGA IP dla 25G Ethernet)
- Przeszukaj bazę wiedzy (Intel FPGA IP dla sieci Ethernet o niskim opóźnieniu 40 Gb/s)
- Przeszukaj bazę wiedzy (Intel FPGA IP dla sieci Ethernet o niskim opóźnieniu 100 Gb/s)
Urządzenia Intel Stratix 10
- Przeszukaj bazę wiedzy (Intel FPGA IP dla Triple Speed Ethernet)
- Przeszukaj bazę wiedzy (Intel FPGA IP dla Low Latency Ethernet 10G MAC)
- Przeszukaj bazę wiedzy (Intel FPGA IP dla 1G / 2.5G / 5G / 10G Ethernet Multi-rate PHY)
- Przeszukaj bazę wiedzy (Intel FPGA IP dla 25G Ethernet)
- Przeszukaj bazę wiedzy (Intel FPGA IP dla sieci Ethernet o niskim opóźnieniu 40 Gb/s)
- Przeszukaj bazę wiedzy (Intel FPGA IP dla sieci Ethernet o niskim opóźnieniu 100 Gb/s)
Urządzenia Intel Agilex
Nadal masz pytania?
Inne technologie
Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.