Centrum wsparcia PHY IP transceivera

Witamy w centrum wsparcia TRANSCEIVER PHY IP!

Tutaj znajdziesz informacje o tym, jak wybrać, zaprojektować i zaimplementować łącza nadawczo-odbiorcze. Istnieją również wskazówki dotyczące sposobu wywołania systemu i debugowania łączy nadawczo-odbiorczych. Ta strona jest podzielona na kategorie, które są zgodne z przepływem projektu systemu nadawczo-odbiorczego o dużej prędkości od początku do końca.

Ciesz się podróżą!

Uzyskaj zasoby pomocy technicznej dla urządzeń Intel® Agilex™, Intel® Stratix® 10, Intel® Arria® 10i Intel® Cyclone® 10 z poniższych stron. W przypadku innych urządzeń wyszukaj za pomocą następujących linków: Filmy szkoleniowe, Przykłady projektowania audycji internetowych i Baza wiedzy.

1. Wybór urządzenia i adresu IP

Której rodziny urządzeń Intel® FPGA powinienem używać?

Tabela 1 - Obsługa wariantów i funkcji urządzenia

Urządzenie

Intel Cyclone 10

Intel Arria 10

Intel Stratix 10

Intel Agilex

Wariant urządzenia

GX

SX(3)

GX(3)

GT(4)

GX/SX L-Tile

GX/SX H-Tile

MX/TX E-Tile

Płytka E-AGF

Maksymalna szybkość transmisji danych
(Chip-to-Chip) (1)(7)


Kanały GX

12,5 Gb/s

17,4 Gb/s

17,4 Gb/s

17,4 Gb/s

17,4 Gb/s

N/A

N/A
Kanały GXT

N/A

N/A

25,8 Gb/s

26,6 Gb/s

28,3 Gb/s

28,3 Gb/s

N/A
Kanały GXE

N/A

 N/A
 N/A
 N/A

N/A

28,9 Gb/s (NRZ)

57,8 Gb/s (PAM4)

28,9 Gb/s (NRZ)

57,8 Gb/s (PAM4)

Maksymalna szybkość transmisji danych
(Backplane) (8)

Kanały GX

6,6 Gb/s

12,5 Gb/s

 12,5 Gb/s

12,5 Gb/s

 28,3 Gb/s 28,3 Gb/s N/A

Kanały GXT

N/A

N/A


Kanały GXE

N/A

N/A

N/A

N/A

N/A

28,9 Gb/s (NRZ)

57,8 Gb/s (PAM4)

28,9 Gb/s (NRZ)

57,8 Gb/s (PAM4)

Maksymalna liczba kanałów na urządzenie

Kanały GX

12

96

 72

96

 96 N/A

N/A

Kanały GXT

N/A

N/A

 6

32

64

24

 N/A

Kanały GXE

N/A

N/A

 N/A

N/A

 N/A 120

24 (i 32 płytki P)
Twarde IP Jeden PCIe Gen2 x4 na urządzenie. PCIe* Gen3 x8 do 4 na urządzenie PCIe Gen3 x16 do 4 na urządzenie PCIe Gen3 x16 do 4 na urządzenie Ethernet MACup 50/100 Gb/s do 4 na urządzenie PCIe Gen3 x16 do 4 na urządzenie SR-IOV (cztery PF/2K VF) (6) Ethernet 10G/25G/100G z opcjonalną obsługą 1588 + RS-FEC (528, 514)/RS-FEC (544, 514) Ethernet 10G/25G/100G z opcjonalną obsługą 1588 + RS-FEC (528, 514)/RS-FEC (544, 514)
Obsługa SR-IOV nie jest dostępna.
Wyświetl wszystko Pokaż mniej
  1. Wartości przedstawione w powyższej tabeli dotyczą standardowych trybów zasilania. W trybie zmniejszonej mocy maksymalna szybkość transmisji danych dla Intel Arria® 10 kanałów urządzeń GX (chip-to-chip) wynosi 11,3 Gb / s. Ponieważ kanały nadawczo-odbiorcze GT są zaprojektowane z myślą o szczytowej wydajności, nie mają zmniejszonego trybu pracy mocy. Aby obsługiwać kanały nadawczo-odbiorcze GX z wyznaczoną szybkością transmisji danych w trybach standardowego i zmniejszonego zasilania, zastosuj odpowiednie zasilacze rdzeniowe i peryferyjne. Więcej informacji można znaleźć w arkuszu danych urządzenia Intel Arria 10.
  2. Urządzenia nadawczo-odbiorcze Intel Arria 10 i Intel Stratix 10 mogą obsługiwać prędkości transmisji danych poniżej 1,0 Gb / s poprzez nadmierne próbkowanie.
  3. W przypadku wariantów urządzeń SX i GX maksymalna szybkość transmisji danych nadawczo-odbiorczych jest określona dla najszybszego (–1) stopnia prędkości urządzenia nadawczo-odbiorczego. Zapoznaj się z arkuszem danych urządzenia, aby uzyskać specyfikacje niższych klas prędkości.
  4. Dla wariantów urządzeń GT maksymalne szybkości transmisji danych transceivera są określone dla (-1) klasy prędkości transceivera. Zapoznaj się z arkuszem danych urządzenia, aby uzyskać specyfikacje niższego stopnia prędkości.
  5. Urządzenia nadawczo-odbiorcze Intel Stratix 10 mają zarówno kanały nadawczo-odbiorcze typu GX, jak i GXT. Szczegółowe informacje można znaleźć w podręczniku użytkownika Intel Stratix 10 L-/H-Tile Transceiver PHY.
  6. SR-IOV oznacza Wirtualizację wyjścia wejściowego single-root.
  7. Urządzenia nadawczo-odbiorcze Intel Arria 10 i Intel Stratix 10 mogą obsługiwać prędkości transmisji danych poniżej 1,0 Gb / s poprzez nadmierne próbkowanie.
  8. Aplikacje backplane odnoszą się do tych, które wymagają zaawansowanej korekcja, takiej jak korekta decyzyjna (DFE) umożliwioną w celu zrekompensowania utraty kanału.

Arkusze danych urządzeń Intel FPGA

Dodatkowe zasoby

Zapoznaj się z rozdziałem Przegląd następujących podręczników użytkownika:

Urządzenia Intel Agilex

Urządzenia Intel Stratix 10

Urządzenia Intel Cyclone 10

Urządzenia Intel Arria 10

2. Przepływ projektu i integracja IP

Gdzie mogę znaleźć informacje na temat korzystania z transceiverów?

Użyj narzędzia E-Tile Channel Placement Tool w połączeniu z wytycznymi dotyczącymi połączenia Pin rodziny urządzeń Intel Stratix 10, aby szybko zaplanować rozmieszczenie protokołów w kafelku E przed przeczytaniem obszernej dokumentacji i wdrożeniem projektów w oprogramowaniu Intel® Quartus® Prime. Oparte na programie Excel narzędzie rozmieszczania kanałów E-Tile jest uzupełnione kartami instrukcji, legend, poprawek i protokołów.

Jakie zalecenia projektowe należy wziąć pod uwagę?

Urządzenia Intel Agilex

Urządzenia Intel Stratix 10

Urządzenia Intel Cyclone 10

Urządzenia Intel Arria 10

Gdzie mogę znaleźć informacje na temat integracji TRANSCEIVE PHY IP?

Urządzenia Intel Agilex

Urządzenia Intel Stratix 10

Urządzenia Intel Cyclone 10

Urządzenia Intel Arria 10

Gdzie mogę znaleźć informacje na temat mapowania rejestru IP transceivera PHY?

Urządzenia Intel Stratix 10

Urządzenia Intel Cyclone 10

Urządzenia Intel Arria 10

Wytyczne dotyczące ustawień analogowych

Urządzenia Intel Stratix 10

Urządzenia Intel Cyclone 10 i Intel Arria 10

Dodatkowe zasoby

3. Projektowanie płyt i zarządzanie energią

Wytyczne dotyczące projektowania płyt

Wskazówki dotyczące połączenia pinowego

Urządzenia Intel Agilex

Urządzenia Intel Stratix 10

Urządzenia Intel Cyclone 10

Urządzenia Intel Arria 10

Przegląd schematów

Urządzenia Intel Agilex

Urządzenia Intel Stratix 10

Urządzenia Intel Cyclone 10

Urządzenia Intel Arria 10

Zarządzanie energią

Modele i narzędzia symulacyjne

Intel ® Advanced Link Analyzer ›

Intel® Advanced Link Analyzer to najnowocześniejsze narzędzie do analizy jitter/noise eye link, które pozwala szybko i łatwo ocenić wydajność szybkiego łącza szeregowego. Jest to idealne narzędzie do wstępnego projektowania, które pomoże Ci zrozumieć, w jaki sposób rozwiązania Intel FPGA mogą spełnić Twoje wymagania systemowe. Jest to również skuteczne narzędzie do obsługi poprojektowej, aby pomóc w debugowaniu i walidacji.

Modele

Podręczniki użytkownika zestawu Development Kit

Urządzenia Intel Agilex

Urządzenia Intel Stratix 10

Urządzenia Intel Arria 10

6. Kursy szkoleniowe i filmy

Polecane kursy szkoleniowe

Tytuł

Typ

Opis

Budowanie interfejsów za pomocą szybkich transceiverów Intel Arria 10

Prowadzone przez instruktora

Poznaj architekturę transceiverów FPGA Intel Arria 10 i Intel Cyclone 10, a następnie przepływ włączania ich do projektu FPGA.

Podstawowe informacje o transceiverze dla urządzeń 20 nm i 28 nm

Online

Poznaj podstawowe elementy składowe, które znajdują się w transceiverach FPGA 20 i 28 nm używanych do obsługi szeregu szybkich protokołów.

Podstawowe informacje o transceiverze Intel Stratix 10

Online

Poznaj podstawowe elementy składowe, które znajdują się w transceiverach FPGA Intel Stratix 10 używanych do obsługi szeregu szybkich protokołów.

Zestaw narzędzi nadawczo-odbiorczych dla urządzeń Intel Arria 10

Online

Dowiedz się, jak debugować i dynamicznie dostrajać ustawienia analogowe transceiverów UKŁADÓW FPGA Intel Arria 10 i Intel Cyclone 10.

Zaawansowane kondycjonowanie sygnału dla transceiverów Intel Arria 10 FPGA

Online

Poznaj analogowe możliwości transceiverów INTEL Arria 10 FPGA i dowiedz się, jak z nich korzystać w celu poprawy wydajności łącza.

Budowanie warstwy PHY transceivera generacji 10

Online

Dowiedz się, jak utworzyć niestandardową implementację transceivera przy użyciu bloków IP transceiverów Intel Arria 10 i Intel Cyclone 10 FPGA.

Budowanie warstwy PHY transceivera Intel Stratix 10 FPGA

Online

Dowiedz się, jak zdefiniować trzy zasoby, które składają się na transceiver Intel Stratix 10 FPGA rozwiązanie warstwy PHY, a mianowicie transceiver PHY, transceiver PLL i kontroler resetowania transceivera.

Generacja 10 Transceiver Clocking

Online

Poznaj zasoby zegarowe znajdujące się w blokach nadawczo-odbiorczych układów FPGA Intel Arria 10 i Intel Cyclone 10.
Wyświetl wszystko Pokaż mniej

Inne szkolenia

Polecane filmy

Tytuł

Opis

Jak dynamicznie rekonfigurować parametry analogowe PMA dla Intel Cyclone 10 GX

Poznaj implementację parametrów analogowych Intel Cyclone 10 GX FPGA Native PHY PMA przy użyciu bezpośredniego przepływu rekonfiguracji.

Jak wykonać dynamiczną rekonfigurację Intel Cyclone 10 GX z przełączaniem fPLL i rekonfiguracją kanału przy użyciu metody bezpośredniego zapisu

Dowiedz się, jak przeprowadzić symulację funkcjonalną dynamicznej rekonfiguracji nadawczo-odbiorczej za pomocą przełączania Intel Cyclone 10 GX FPGA z ułamkową pętlą fazową (PLL) i rekonfiguracji kanałów przy użyciu metody zapisu bezpośredniego.

Jak wykonać Intel Cyclone 10 GX Native PHY ATX PLL Przełączanie i rekonfiguracja kanału

Dowiedz się, jak przeprowadzić symulację funkcjonalną za pomocą przełącznika Intel Cyclone 10 GX FPGA Native PHY ATX PLL, rekonfiguracji kanałów za pomocą wbudowanego streamera i ponownej kalibracji kanału.

Jak przełączyć wybór CDR refclk za pomocą wbudowanego streamera i profili rekonfiguracji w Intel Arria 10 Native PHY

Dowiedz się, jak przeprowadzić dynamiczną rekonfigurację, aby przełączyć refclki odzyskiwania danych zegara (CDR) za pomocą wbudowanego streamera i wielu profili rekonfiguracji w urządzeniu Intel Arria 10.

Jak skonfigurować dwie układy FPGA, które są połączone zewnętrznie za pomocą SMA przy użyciu zestawu narzędzi nadawczo-odbiorczych

Dowiedz się, jak skonfigurować dwa testowe urządzenia (DUT), uruchomić zestawy narzędzi nadawczo-odbiorczych (XCVR), wykonać interfejs chip-to-chip i znaleźć odpowiednie ustawienia analogowe.

Jak wykonać dynamiczną rekonfigurację w celu przełączania PLL TX dla transceivera Intel Arria 10 za pomocą wbudowanego streamera

Dowiedz się, jak przeprowadzić dynamiczną rekonfigurację w celu przełączania nadajników PLL (TX) dla transceivera Intel Arria 10 FPGA za pomocą wbudowanego streamera.
Wyświetl wszystko Pokaż mniej

Inne filmy

Tytuł

Opis

Konfiguracja urządzenia Intel Arria 10 simplex-odbiornika

Obejrzyj ten film, aby dowiedzieć się, jak umieścić urządzenie jedno-odbiorcze urządzenia Intel Arria 10 z dynamiczną rekonfiguracją w tym samym fizycznym kanale nadawczo-odbiorczym.

Dynamiczna rekonfiguracja urządzenia nadawczo-odbiorczego Intel Arria 10

Obejrzyj ten film, aby dowiedzieć się, jak zmieniać szybkość transmisji danych za pomocą przełączania pętli PLL (transmituj) i wbudowanego streamera w urządzeniach Intel Arria 10.

Jak korzystać z zestawu narzędzi nadawczo-odbiorczych, część 1

Obejrzyj ten czteroczęściowy film, aby dowiedzieć się, jak korzystać z aplikacji Transceiver Toolkit, zademonstrowanej na zestawie Intel Arria 10 FPGA Development Kit. W tym filmie wideo wyjaśniono, jak uzyskać optymalne ustawienia PMA (Physical Medium Attachment) dla urządzenia nadawczo-odbiorczego.

Jak korzystać z zestawu narzędzi nadawczo-odbiorczych, część 2

Obejrzyj ten czteroczęściowy film, aby dowiedzieć się, jak korzystać z aplikacji Transceiver Toolkit, zademonstrowanej na zestawie Intel Arria 10 FPGA Development Kit. W tym filmie wyjaśniono, jak uzyskać optymalne ustawienia PMA dla urządzenia nadawczo-odbiorczego.

Jak korzystać z zestawu narzędzi nadawczo-odbiorczych, część 3

Obejrzyj ten czteroczęściowy film, aby dowiedzieć się, jak korzystać z aplikacji Transceiver Toolkit, zademonstrowanej na zestawie Intel Arria 10 FPGA Development Kit. W tym filmie wyjaśniono, jak uzyskać optymalne ustawienia PMA dla urządzenia nadawczo-odbiorczego.

Jak korzystać z zestawu narzędzi nadawczo-odbiorczych, część 4

Obejrzyj ten czteroczęściowy film, aby dowiedzieć się, jak korzystać z aplikacji Transceiver Toolkit, zademonstrowanej na zestawie Intel Arria 10 FPGA Development Kit. W tym filmie wyjaśniono, jak uzyskać optymalne ustawienia PMA dla urządzenia nadawczo-odbiorczego.

Transceivery Intel Arria 10: podstawy wstępnego nacisku

Poznaj podstawy funkcji Intel Arria 10 Transceiver Pre-Focus. Porównaj symulowany przebieg z pomiarami krzemu.

Wykonywanie dynamicznej rekonfiguracji dla urządzenia nadawczo-odbiorczego Intel Arria 10

Obejrzyj ten film, aby dowiedzieć się, jak zmieniać szybkość transmisji danych za pomocą przełącznika TX PLL za pomocą wbudowanego streamera w urządzeniach Intel Arria 10.

Ponowna konfiguracja urządzeń nadawczo-odbiorczych Intel Arria 10 przy użyciu wbudowanego streamera

Obejrzyj ten film, aby dowiedzieć się, jak przeprowadzić dynamiczną rekonfigurację za pomocą standardowego urządzenia nadawczo-odbiorczego Intel Arria 10 przy użyciu wbudowanego streamera.

Użyj modelu IBIS-AMI do oszacowania integralności sygnału urządzenia nadawczo-odbiorczego urządzenia Intel Arria 10

Obejrzyj ten film, aby dowiedzieć się, jak przeprowadzić symulację integralności sygnału za pomocą modelu ibis-AMI urządzenia nadawczo-odbiorczego Intel Arria 10 w zaawansowanym analizatorze łączy Intel®. Ponadto ten film obejmuje raportowanie diagramów oczu.
Wyświetl wszystko Pokaż mniej

  

Inne filmy

7. Debugowanie

Narzędzia

Narzędzie do debugowania urządzenia Intel Stratix 10 E-Tile Transceiver

Narzędzie do debugowania składa się z dwóch podnarzędzi

  1. Narzędzie Status umożliwia odczyt i resetowanie parametrów PMA oraz rejestrowanie ich w pliku. Umożliwia również wykonywanie przepływu adaptacji (wewnętrzna / zewnętrzna sprzężenie zwrotne, początkowa adaptacja), odczytywanie i resetowanie błędów bitowych.
  2. Narzędzie do dostrajania umożliwia dostrojenie transceivera z konfiguracjami parametrów PMA linii podstawowej dla 10 Gb / s / 28 Gb / s / 56 Gb / s, a dzięki parametrom niestandardowym umożliwia zamiatanie parametrów PMA i rejestrowanie ich w pliku. Użyj tego narzędzia, aby przeanalizować kondycję kanałów nadawczo-odbiorczych w kafelku E-Tile urządzenia Intel Stratix 10.

Pobierz i zainstaluj pliki narzędzi tutaj

Intel Stratix 10 Device L-Tile / H-Tile Transceiver PHY Debug Tool

To narzędzie do debugowania składa się z czterech podnarzędzi:

  1. Narzędzie Napięcie umożliwia pomiar napięcia w węźle próbkowania danych odbiornika i węźle nadajnika
  2. Narzędzie Channel Status umożliwia sprawdzenie stanu zablokowanego do danych odzyskiwania danych zegara odbiornika (CDR), stanu kalibracji, stanu sprzężenia zwrotnego i stanu generatora / kontrolera PRBS
  3. Narzędzie do ochrony stanu adaptacji umożliwia krzyżową weryfikację skonfigurowanych zarejestrowanych bitów adaptacji z ustawieniami bitów złotych -Złote bity są zalecanymi ustawieniami bitów dla danego rejestru
  4. Narzędzie do debugowania oka umożliwia pomiar wysokości oka i/lub szerokości oka

Użyj tego narzędzia do analizy kondycji kanałów nadawczo-odbiorczych w urządzeniu Intel Stratix 10 L-Tile/H-Tile

Pobierz i zainstaluj pliki narzędzi tutaj

Intel Arria 10 Device Transceiver PHY - Analizator drzewa błędów

Ten interaktywny analizator drzewa błędów zawiera wskazówki dotyczące rozwiązywania problemów, które można napotkać podczas korzystania z urządzenia nadawczo-odbiorczego Intel Arria 10 PHY. Analizator składa się z trzech sekcji:

  1. Natywna debugowanie PHY
  2. Debugowanie dostrajania łączy
  3. Debugowanie dynamicznej rekonfiguracji

Użyj tego analizatora drzewa błędów, aby pomóc w rozwiązaniu problemów z transceiverem PHY i jak najefektywniej przedstawić projekt. Użyj go wraz z narzędziem intel Arria 10 Device Transceiver PHY Debug Tool

Pobierz i zainstaluj pliki narzędzi tutaj

Intel Arria 10 Urządzenie Transceiver PHY Debug Tool

To narzędzie do debugowania składa się z tych samych czterech podnarzędzi, co wersja Intel Stratix 10:

  1. Narzędzie Napięcie umożliwia pomiar napięcia w węźle próbkowania danych odbiornika i węźle nadajnika
  2. Narzędzie Channel Status umożliwia sprawdzenie stanu zablokowanego do danych odzyskiwania danych zegara odbiornika (CDR), stanu kalibracji, stanu sprzężenia zwrotnego i stanu generatora / kontrolera PRBS
  3. Narzędzie do ochrony stanu adaptacji umożliwia krzyżową weryfikację skonfigurowanych zarejestrowanych bitów adaptacji z ustawieniami bitów złotych -Złote bity są zalecanymi ustawieniami bitów dla danego rejestru
  4. Narzędzie do debugowania oka umożliwia pomiar wysokości oka i/lub szerokości oka

Użyj tego narzędzia do analizy kondycji kanałów nadawczo-odbiorczych w urządzeniu Intel Arria 10

Pobierz i zainstaluj pliki narzędzi tutaj

Podstawowa wersja własności intelektualnej (IP)

Informacje o wersji Intel® Quartus® Prime Design Suite (uwaga: Informacje o wersji Intel® Quartus® Prime Design Suite) można teraz znaleźć w informacjach o wersji pakietu Intel® Quartus® Prime Design Suite)

Urządzenie Intel FPGA Errata

Urządzenia Intel Stratix 10

Urządzenia Intel Cyclone 10

Urządzenia Intel Arria 10

Podręczniki użytkownika

Zapoznaj się z rozdziałem poświęconym funkcjom debugowania w następujących podręcznikach użytkownika:

Urządzenia Intel Agilex

Urządzenia Intel Stratix 10

Urządzenia Intel Cyclone 10

Urządzenia Intel Arria 10

Rozwiązanie bazy wiedzy

Known Issues


View details

Przewodnik mapowania rejestrów nadawczo-odbiorczych

Urządzenia Intel Stratix 10

Urządzenia Intel Cyclone 10

Urządzenia Intel Arria 10

Dodatkowe zasoby

Still Have Questions?


Get answers for the most common design issues.

Search the Knowledge Base

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.